Advertisement

一种极低静态功耗LDO的设计

  •  5星
  •     浏览量: 0
  •     大小:None
  •      文件类型：None

简介：
本设计提出了一种极低静态功耗的低压差线性稳压器(LDO)，旨在提高便携式电子设备的能源效率。通过优化电路结构和采用新型器件，显著降低了待机状态下的能耗，同时确保了高精度与快速响应特性，适用于各种电池供电装置。 本段落介绍了一种采用0.35 μm CMOS工艺制造的低压差（LDO）电路。该电路使用亚阈值区工作的跨导放大器，在超低静态电流下工作，从而实现了超低功耗和高效率性能。整个电路面积约为0.8 mm2，典型工作状态下总的静态电流为约500 nA，最大负载电流可达150 mA。输入电压范围是3.3 V至5 V，输出电压设定为3 V。

全部评论 (0)

还没有任何评论哟~
客服
客服
客服关闭
  • 一种极低静态功耗LDO的设计
    优质
    本设计提出了一种极低静态功耗的低压差线性稳压器(LDO)，旨在提高便携式电子设备的能源效率。通过优化电路结构和采用新型器件，显著降低了待机状态下的能耗，同时确保了高精度与快速响应特性，适用于各种电池供电装置。 本段落介绍了一种采用0.35 μm CMOS工艺制造的低压差（LDO）电路。该电路使用亚阈值区工作的跨导放大器，在超低静态电流下工作，从而实现了超低功耗和高效率性能。整个电路面积约为0.8 mm2，典型工作状态下总的静态电流为约500 nA，最大负载电流可达150 mA。输入电压范围是3.3 V至5 V，输出电压设定为3 V。
     
  • 低压低静态电流LDO电路设计（一）
    优质
    本文为《低压低静态电流LDO电路设计》系列的第一部分，主要介绍LDO的基本概念、工作原理及其在现代电子设备中的应用，并探讨了低功耗需求的重要性。 随着掌上智能终端的快速发展，低电压低静态电流线性稳压器（Low Drop-out Regulator, LDO）已成为关键电源管理组件之一。LDO因其具有低功耗、高电源抑制比、体积小巧以及设计简洁等特性，在各种移动设备中广泛应用。尤其是对于那些依赖电池供电的设备而言，LDO在低负载条件下的静态电流消耗直接影响着电池的使用寿命。因此，降低静态电流以延长电池寿命是LDO设计的重要目标。 为了实现这一目标，并同时解决可能由此引发的输出电压不稳定性和大的暂态变化问题，一种创新的设计方案被提出：即集成带隙基准电压源和误差放大器的功能，从而减少电路中的静态电流并控制输出电压的瞬态响应。传统的LDO通常采用分立的带隙基准电压源和误差放大器结构，而新的设计则将两者合并在一起，使得静态电流降低至原来的一半左右。尽管这种简化的设计无法调节输出电压，并且需要使用NPN晶体管，在双阱CMOS工艺中通过增加一道掩膜工艺可以解决这些问题，同时成本的增加并不显著。 带隙基准电压源是实现恒压基准的关键。它利用了三极管基射级电压的负温度系数和热力学电压的正温度系数，两者叠加生成一个在室温下具有零温度系数的稳定电压。在简化结构中，晶体管Q3与电阻R2共同定义带隙基准电压；通过PTAT（Proportional to Absolute Temperature）电流与晶体管Q1进行镜像复制以确保两者的基射级电压相等，并且调整电阻R2和R3可以控制三极管的集电极电流，从而实现稳定的基准电压。 LDO的动态行为主要由其环路增益和相位裕度决定。简化结构中的LDO有三个低频极点分别位于增益级、缓冲级以及输出节点处；为了优化暂态特性，通常会在系统中引入一个左半平面零点以补偿系统的相位延迟。这可以通过在输出端串联电阻resr与补偿电容CL来实现。晶体管Q3的集电极电流作为PTAT电流使增益级的输出阻抗相对稳定，并且缓冲级输入电容决定了负载电容，从而确保系统的主要极点p3的稳定性；通过精确匹配极点p1和零点z1可以保持环路稳定性，以维持60°相位裕度。 这种低电压低静态电流LDO的设计创新在于集成带隙基准电压源与误差放大器功能的同时减少电路中的静态电流，并借助精细频率分析及补偿策略确保输出电压的稳定。此设计适用于现代低电压环境下的SoC系统中，有助于提高电池寿命并优化整体性能。
     
  • 低功耗无片外电容LDO模块设计
    优质
    本项目致力于研发一种新型低功耗无片外电容低压差线性稳压器（LDO）模块，旨在降低能耗并简化电路设计。该创新技术去除了传统LDO需要的外部电容器，显著提高了电源管理系统的效率和灵活性，适用于各种便携式电子设备及物联网应用中。 随着航天技术的迅速发展，我国对航天事业的关注度不断提高。在这一领域中，集成电路技术扮演着至关重要的角色。如何确保集成电路芯片在复杂多变的太空环境中保持高可靠性成为了研究的重点之一。低压差线性稳压器（LDO）凭借其低功耗、高精度和快速响应等优点，在电源管理电路的应用上非常广泛。因此，开发具备抗辐射特性的LDO具有重要的意义。 本段落的研究目标是设计一款无需外部电容的LDO模块，并将其集成到一种抗辐照数模转换器（DAC）芯片中，以提供稳定的电压给该芯片内的地址解码和数据锁存等数字电路使用。
     
  • 一种低压超低功耗动态锁存比较器
    优质
    本发明提出了一种创新的低压超低功耗动态锁存比较器设计，特别适用于需要节能和小型化的电子设备中。该比较器在保持高速性能的同时，显著降低了工作电压需求，并大幅减少了能耗，从而延长了电池寿命并提高了系统的整体效率。 本段落提出了一种低电压超低功耗动态锁存比较器。通过采用自适应双重衬底偏压技术，在适当时间将比较器的衬底偏压从顺向切换到零，以实现功率延迟积（Power Delay Product, PDP）的最大化优势。为解决不工作时产生大量静态功耗的问题，设计了一种关断结构。该比较器基于SMIC 180纳米CMOS工艺，在400毫伏电源电压下进行了前仿真。仿真结果显示，电路的平均功耗、响应时间和功率延迟积均有显著降低。在14.7兆赫兹时钟频率下，其响应时间为34纳秒，功耗为123纳瓦。
     
  • 关于低电压低静态电流LDO电路的设计（二）
    优质
    本文为系列文章第二部分，专注于低电压、低静态电流LDO电路设计的技术细节与优化策略，探讨其在便携式电子设备中的应用。 随着过去几十年掌上智能终端的快速发展，低压差线性稳压器（Low Drop-out Regulator, LDO）因其低功耗、高电源抑制比、体积小以及电路设计简单等优点，在众多领域得到了广泛应用。LDO大多在轻负载条件下工作，因此其静态电流消耗对电池寿命有着重要影响。 现代电子设备中，尤其是便携式设备里，低电压和低静态电流的LDO是关键组件之一。它们直接影响到电池的续航能力。LDO的主要任务是在输入端提供较高的电压，并将其转换为稳定的较低输出电压；同时保持高电源抑制比（PSRR），这意味着它能有效地过滤掉电源噪声，确保负载获得纯净、稳定的工作电压。由于LDO通常在低负载条件下工作，因此其静态电流的消耗至关重要，因为它直接影响到设备待机时的功耗和电池寿命。 本段落介绍了一种精简结构设计的低电压低静态电流LDO电路。该电路的核心是一个A类共源级输出级，包括PMOS功率管M1、三极管Q1和Q2以及电阻R1、R2、R3，Resr和一个用于动态响应优化及环路稳定性的补偿电容C1。通过调整M1的宽长比来提升驱动大负载电流的能力，并减少寄生电容以提高能量转换效率。 带隙基准电路由三极管Q1、Q2和相关电阻构成，精心设计了Q2射极面积与Q1及Q3的比例关系，确保基准电压的准确性和稳定性。三极管Q3配合M6形成共集电级配置，提供高增益以增强环路稳定性能。缓冲阶段采用了PMOS负载连接二极管结构的共源级设计，这种布局既保证了低输出阻抗又能实现180°相位偏移，从而产生负反馈并确保系统稳定性。 为了在轻载条件下维持适当的偏置电流，M3辅助支持M4以防止其栅源电压过低影响Q3的工作状态和增益能力。通过结合三极管Q4与PMOS M7构建的偏置电路使Q1和Q3集电极电流相等，并利用M5、M8及M9组成的启动电路确保LDO在输入电压初期阶段能正确运行。 该设计采用CSMC 0.5 μm双阱CMOS工艺进行仿真验证，能够满足不同工艺条件下驱动30mA负载电流并保持1.14V稳定输出的需求。通过补偿电容C1外接串联电阻的方法引入了左半平面零点以增加环路相位裕度，并确保系统稳定性。仿真实验表明，在负载电流从0到30mA快速变化时，输出电压的最大波动仅为9mV，展示了其优异的动态响应性能。 这种设计通过整合带隙基准源和误差放大器实现了低静态电流消耗以及良好的瞬态响应特性，对于延长电池寿命及优化便携式设备能源效率具有重要意义。适用于对功耗敏感的应用场景如物联网设备、穿戴装置和移动通信装备等。
     
  • 一种6.4 ppm/℃低功耗带隙基准的设计
    优质
    本设计提出了一种新型低功耗带隙基准电路，实现了6.4 ppm/℃的温度系数，在保持高精度的同时大幅降低了能耗。 我们设计了一款低功耗带隙基准，在温度超过某一阈值后引入渐变阻抗以改善温漂性能，并对传统带有运放的带隙结构进行了改进。仿真结果显示，该设计在5V电源供电下总体功耗为1.2 μW，在-40 ℃至150℃的工作范围内，温漂系数仅为6.40 ppm/℃。
     
  • 低功耗高瞬态响应无需片外电容的LDO设计实例
    优质
    本设计提供一种新型低功耗、高瞬态响应低压差线性调节器(LDO)，无需外部电容即可实现稳定输出，适用于便携式电子设备。 该资源包含完整的电路文件、仿真文件以及对应的PDK文件。导入Cadence Virtuoso后即可进行学习。
     
  • 低功耗UPF设计
    优质
    低功耗UPF（Unified Power Format）设计是一种用于集成电路中的电源管理技术，通过优化芯片内部模块的工作状态来降低能耗，提高能效比。此方法在保证性能的同时显著减少能量消耗，延长设备运行时间，并有助于减小电子产品的环境影响。 UPF低功耗设计是利用统一电源格式（Unified Power Format, UPF）进行的低能耗电路设计方法和技术。作为IEEE1801标准的一部分，UPF旨在减少ASIC设计中的电力消耗，成为继速度与面积之后IC设计中不可或缺的一个维度。 目前存在多种降低芯片功耗的方法，如减小工作电压、控制漏电流、调整运行频率以及优化电容使用等。采用基于IEEE1801的UPF进行低能耗电路的设计流程包括描述低能耗意图，并借助Synopsys公司的相关解决方案完成设计实现与验证等工作。 利用UPF实施低功耗设计的优势在于可以有效降低芯片的整体电力消耗，减少产生的热量并提高设备运行时长和可靠性。这使得它特别适用于对电池寿命有高要求的手持电子装置市场的需求。 一个完整的UPF低能耗电路设计流程涵盖描述意图、实际构建、验证及制造测试等环节，在这些阶段中都需要运用到UPF规范与Synopsys的解决方案来完成相应的任务。 这种技术广泛应用于移动设备，服务器环境，数据中心以及智能家居等领域。通过应用该方法能够满足上述场景对高效能电池管理的需求，并提升产品性能和用户体验度。 在实践中实施UPF低能耗设计时会遇到一些挑战如如何准确表达节能目标、实现具体的节约措施及确保验证环节的准确性等问题。同时还需要权衡设计方案复杂性与制造可靠性的关系，以达到最佳效果。 总的来说，UPF低功耗技术是IC领域的一项关键技能，其主要功能在于减少芯片能耗并提升设备的工作效率和稳定性。设计过程严格遵循IEEE1801标准，并通过Synopsys的解决方案来完成整个流程中的各个步骤。
     
  • STM32L4极低功耗特性的简介
    优质
    STM32L4是一款具备极高能效比和超低功耗处理能力的微控制器，特别适用于需要长时间待机或电池供电的应用场景。 STM32L4系列微控制器采用新型结构制造，在灵活性与高级外设集方面表现出色，并实现了卓越的超低功耗性能。该系列产品在能量效率上为应用提供了最佳选择，尤其在超低功耗领域中处于领先地位。STM32L4系列配备了FlexPowerControl功能，提高了功耗模式管理上的灵活性并降低了整体能耗。 此外，STM32L4xx器件支持七种主要的低功耗模式，并且每种模式下都有多种子选项可供选择。这种设计使得在保持最佳平衡方面具有优势，例如：低功耗性能、快速启动时间以及可用外设集和最大唤醒源数量之间的权衡。 图示展示了不同运行模式下STM32L476的典型电流消耗情况，这些数据是系统频率函数的结果。
     
  • 一种低温度系数低能耗的带隙基准源设计
    优质
    本文介绍了一种创新性的带隙基准源设计方案，该方案在保证性能的前提下实现了更低的工作功耗和更小的温度影响系数。通过优化电路结构与参数选择，新方法显著提升了电子设备的稳定性和能效表现。 本段落设计了一种低温漂低功耗且无需trim的基准电压源，并采用低压共源共栅电流镜来减少输出电压对电源电压的影响。测试结果表明：电路在2 V电源电压下即可正常工作，输出基准电压为1.326 65 V；温度范围从-40℃到+85℃时，温漂系数仅为2.563 ppm/°C；当电源电压为3.3 V时，功耗低至2.81 μW。该电路适用于移动电子设备的应用场景。