
Verilog-测试台: 自动生成Verilog测试台文件
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本工具自动为Verilog模块生成高效的测试平台代码,简化验证环境搭建过程,提高硬件设计验证效率。
这是一个简单的用于编辑Verilog的插件,希望能得到你的喜欢。
该插件具有以下特点:
- 生成组件实例;
- 支持Verilog-2001语法;
安装方法请参考GitHub上的项目信息。
使用方法如下:
运行:Testbench - 生成测试平台模板
运行:VerilogInstance - 生成组件实例
运行:VerilogInterface - 生成接口(SystemVerilog)模板
运行:VerilogClass - 生成类(SystemVerilog)模板
您可以使用粘贴命令。这里推荐一种模块声明的方法:
module spi_slave_core(
input wire clk,
input wire rst,
input wire spi_
);
全部评论 (0)
还没有任何评论哟~


