Verilog设计抢答器文档。
5星
- 浏览量: 0
- 大小:None
- 文件类型：None
简介：
(1) 需设计并制造一个能够容纳四支参赛队伍的数字智力抢答系统，并且为每支队伍配备一个独立的抢答按钮。 (2) 电路系统具备识别和存储第一组抢答信号的功能。当主持人按下复位按钮时，如果参赛者按下该组的抢答开关，则该组的指示灯应立即点亮。与此同时，电路应立即启动自锁机制，从而阻止其他组的抢答开关产生任何响应。(3) 自锁状态下，系统利用八段数码管清晰地显示参赛者的编号，并同步通过扬声器发出连续的“嘟”声，持续时长为3秒。 (4) 此外，还需要搭建一套完善的计分电路。每支队伍在比赛开始前预设60分，随后由主持人进行评分：正确回答问题加1分，错误回答问题则扣除1分。
全部评论 (0)
还没有任何评论哟~
