一个基于VHDL语言设计的8位加法器。

简介：
（1）根据实验规范，设计一种简化的ALU，该ALU能够执行共计八种操作，具体包括：首先，四种基本的8位算术运算，例如加法、减法、加1和减1；其次，另外四种8位逻辑运算，如与、或、非和异或。在实际的硬件实现中，可以利用一位M作为控制位来选择执行算术运算或逻辑运算；当M置为0时，ALU将进行算术运算；当M置为1时，ALU将执行逻辑运算。此外，还需要使用两位二进制数来标识这八种操作。 （2）需要实现若干个基本的程序状态字（PSW）标志位，这些标志位包括：首先是进位/借位的输出标志位C；其次是表示运算结果为零的输出标志位Z；再次是表示运算结果是否发生溢出的标志位V；最后是表示运算结果是否为负数的输出标志位N。 （3）对于加法和减法操作，必须采用最基础的单比特全加器fa作为核心组件。可以采用直接由八次单比特加法运算来获得最终的8位结果；或者先构建一个4位的加法器电路，然后再将其扩展到8位的加减运算功能。值得注意的是，在进行算术运算时，两个操作数都必须被视为带符号数，即包含一个单比特符号位以及七个数据位。