
Verilog 两位数比较器
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本设计介绍了一个基于Verilog语言实现的两位数比较器,用于比较两个两位二进制数大小,输出两数相等、大于或小于三种状态信号。
比较两个输入数字的大小,并用Verilog语言实现这一功能。
全部评论 (0)
还没有任何评论哟~


简介:
本设计介绍了一个基于Verilog语言实现的两位数比较器,用于比较两个两位二进制数大小,输出两数相等、大于或小于三种状态信号。
比较两个输入数字的大小,并用Verilog语言实现这一功能。


