本项目是《数字逻辑》课程中的一个实践作业，采用VHDL语言实现了一个具备多种功能的数字时钟的设计与仿真。
我设计了一款多功能数字钟，并根据老师的要求进行了改编，内部结构有很大变化且功能齐全。
该数字钟具有以下特点：
1. 采用24小时制计时、显示以及整点报时的功能。
2. 具备时间设置和闹钟设定的能力。
3. 设计精度为每秒更新一次。
具体设计如下：
（一）计时：正常工作状态下，每日按照24小时制度进行计数并实时显示。在每一整点钟时，蜂鸣器会发出报时信号。
（二）校时：
1. 在标准时间模式下，按下k=1键后进入“小时”调整状态。
2. 再次按压该按钮则切换到分钟设置界面。
3. 连续三次点击将返回至正常计数显示页面。在上述各环节中，相应的数字显示屏会以每秒一次的速度闪烁更新数值。
（三）整点报时：当到达每一小时的最后一分钟的51、53、55和57秒时，蜂鸣器发出频率为512赫兹的声音；而在最后一秒钟则响起频率为1024赫兹的高音信号，以此来宣告新的一小时开始。
（四）显示方式：采用扫描驱动模式控制6个LED数码管分别呈现当前时间中的“小时”、“分钟”和“秒”。
（五）闹钟功能：
- 当设定的时间到达时，蜂鸣器会发出每秒钟一次的提示音持续一分钟。
- 该设备还具备独立于主计时系统之外的定时显示模块。
（六）闹铃设置：在进入闹钟模式后，按下k=1键可以切换到“小时”调整界面；再次点击则转至分钟设定页面。连续三次触发此按键将回到初始状态。
- 在上述各环节中，相应的数字显示屏会以每秒一次的速度闪烁更新数值。
综上所述，这款多功能数字钟具备了全面的时间管理和提醒功能，并且易于操作和设置。
5星
