一种低功耗、高精度的CMOS动态比较器设计方案(2005年)。

5星

浏览量: 0

大小:None

文件类型：None

简介：
开发了一种全新的全差分动态比较器。该比较器由一个前置放大器与一个动态锁存器共同构成，并以开关电容电路的形式运作。在四个相互独立的时钟信号控制下，前置放大器负责对输入信号进行采样和放大，其高增益显著提升了比较器的精度。此外，通过采用正反馈结构，进一步增强了比较器的响应速度。文章详细阐述了导致失调的潜在原因，并结合电路版图设计出了一种有效降低失调的方法。通过对分析结果和模拟结果的综合评估，表明该比较器的输入动态范围为2V，失调电压已成功降低至3.5mV，从而满足了8位精度的技术要求。与此同时，该设计还实现了0.48mW的低功耗表现。

全部评论 (0)

还没有任何评论哟~

客服

低功耗高精度CMOS动态比较器的设计与实现（2005年）

优质

本文于2005年完成，专注于设计并实现了一种低功耗、高精度的CMOS动态比较器，提升了电路性能和效率。本段落设计了一种全差分动态比较器。该比较器由前置放大器与动态锁存器组成的开关电容电路构成，在四相不交叠的时钟控制下运作，能够对输入信号进行采样并放大。高增益提高了比较器的精度，并通过采用正反馈结构提升了其速度。文中分析了引起失调的原因，并结合版图给出了减小失调的方法。经过分析和模拟验证，该比较器具有2V的动态范围、3.5mV的低失调电压以及8位精度的要求，并实现了0.48mW的功耗水平。

一种低压超低功耗动态锁存比较器

优质

本发明提出了一种创新的低压超低功耗动态锁存比较器设计，特别适用于需要节能和小型化的电子设备中。该比较器在保持高速性能的同时，显著降低了工作电压需求，并大幅减少了能耗，从而延长了电池寿命并提高了系统的整体效率。本段落提出了一种低电压超低功耗动态锁存比较器。通过采用自适应双重衬底偏压技术，在适当时间将比较器的衬底偏压从顺向切换到零，以实现功率延迟积（Power Delay Product, PDP）的最大化优势。为解决不工作时产生大量静态功耗的问题，设计了一种关断结构。该比较器基于SMIC 180纳米CMOS工艺，在400毫伏电源电压下进行了前仿真。仿真结果显示，电路的平均功耗、响应时间和功率延迟积均有显著降低。在14.7兆赫兹时钟频率下，其响应时间为34纳秒，功耗为123纳瓦。

低功耗CMOS集成温度传感器的设计*(2011年)

优质

本文介绍了一种应用于CMOS工艺的低功耗集成温度传感器设计，详细探讨了其工作原理及优化方案。该研究发表于2011年。为了精确测量超大规模集成电路芯片表面的温度，并监控电路工作状态及进行过热保护，采用了一种新型CMOS片上温度传感器结构。该设计首先利用两个衬底PNP管基射电压差△VBE的PTAT特性来感测温度变化，随后通过偏置电路镜像过来的PTAT电流控制一个三阶环型振荡器，产生频率与温度成正比的信号，并进一步转化为8位数字输出。该传感器采用0.13μm CMOS工艺设计，版图面积仅为0.02mm²，功耗为0.3μW（采样速率为100 sample/S）。后版图仿真结果显示，在-60℃到160℃的温度范围内测量精度达到±3.5℃。

一种极低静态功耗LDO的设计

优质

本设计提出了一种极低静态功耗的低压差线性稳压器(LDO)，旨在提高便携式电子设备的能源效率。通过优化电路结构和采用新型器件，显著降低了待机状态下的能耗，同时确保了高精度与快速响应特性，适用于各种电池供电装置。本段落介绍了一种采用0.35 μm CMOS工艺制造的低压差（LDO）电路。该电路使用亚阈值区工作的跨导放大器，在超低静态电流下工作，从而实现了超低功耗和高效率性能。整个电路面积约为0.8 mm2，典型工作状态下总的静态电流为约500 nA，最大负载电流可达150 mA。输入电压范围是3.3 V至5 V，输出电压设定为3 V。

低功耗CMOS低噪放大器设计

优质

本研究专注于低功耗CMOS低噪声放大器的设计，致力于在保持高性能的同时大幅降低能耗。通过优化电路结构与参数选择，实现高增益、宽频带及低噪声指数的目标，在无线通信领域具有重要应用价值。针对低功耗电路设计要求，在SMIC 0.18 μm CMOS工艺基础上，我们设计了一种电流复用的两级共源低噪声放大器。仿真结果显示，当工作频率为2.4 GHz时，该放大器具有26.26 dB的功率增益、-27.14 dB的输入回波损耗（S11）、-16.54 dB的输出回波损耗（S22）和-40.91 dB的反向隔离度。此外，其噪声系数为1.52 dB，在供电电压为1.5 V的情况下，静态功耗仅为8.6 mW，并且电路运行稳定可靠。

低功耗高速CMOS模拟缓冲器

优质

本项目设计了一种新型低功耗高速CMOS模拟缓冲器，采用优化电路结构和动态偏置技术，在降低能耗的同时提高了信号传输速率与稳定性。引言：模拟电压缓冲器在混合信号设计中扮演着至关重要的角色。它们主要用于信号处理及驱动负载两大功能。当用于连接测试电路或需要低输入电容的内部节点时，缓冲器可以确保这些敏感区域不受寄生电容增加的影响；而在作为负载驱动器件使用时，则期望其能够在电源电压范围内迅速响应，并在整个输出摆幅范围上保持较高的转换速率。随着集成电路供电电压逐渐降低以应对功耗和可靠性挑战，许多基础模拟组件的设计也相应地进行了调整。为了在低电压条件下维持性能水平，轨到轨操作成为必要条件之一，旨在提升信噪比表现。本段落将介绍一种实现AB类工作的方案。

低功耗设计方案.pdf

优质

本PDF文档深入探讨了低功耗设计的原则与实践，涵盖多种电子设备及系统的节能技术，旨在为工程师提供实用的设计策略和解决方案。《低功耗设计.pdf》介绍了如何在电子设备的设计过程中实现低能耗的目标。文档涵盖了各种有效的技术手段与策略，旨在帮助工程师优化电路、减少能源消耗，并提高产品的市场竞争力。通过详细分析现有技术和案例研究，《低功耗设计.pdf》为读者提供了深入理解并实际应用这些方法的宝贵资源。

一种用于神经记录应用的低功耗低噪声CMOS放大器

优质

本论文提出了一种专门针对神经信号记录设计的超低功耗、超低噪声CMOS前端放大器。该放大器在保持高性能的同时，大大降低了能耗和噪音水平，非常适合植入式脑机接口等应用需求。 ### 低功耗低噪声CMOS放大器在神经记录应用中的设计 #### 摘要与背景随着科学研究及临床应用领域的发展，对能够有效放大从毫赫兹到千赫兹范围内的信号，并同时抑制电极-组织界面产生的大直流偏移的生物信号放大器的需求日益增加。全植入式多电极阵列技术的进步使得对于低功耗、高性能微功率放大器的要求更加迫切。本段落介绍了一种新型生物放大器的设计与测试，该放大器采用MOS-双极伪电阻元件来实现对低频信号的有效放大，并能有效抑制大直流偏移。我们推导了噪声效率因子这一关键指标，并证明通过选择性地使MOS晶体管工作在弱反转或强反转状态，我们的设计能够接近理论的最优性能。 #### 关键技术点 1. **MOS-双极伪电阻元件**：这种元件结合了MOS和双极晶体管的优点，在放大低频信号同时抑制大直流偏移方面表现出色。 2. **噪声效率因子**：衡量放大器在不同功耗水平下的最佳噪声性能，通过优化设计可以实现最优的噪声与功耗平衡。 3. **弱反转与强反转操作**：根据具体需求调整MOS晶体管的工作模式，在低电流区域（弱反转）下降低噪声，在高电流区域（强反转）提高放大增益。 4. **全集成微功率放大器**：采用标准1.5微米CMOS工艺制造，具有极小的芯片面积和超低功耗特点。 #### 设计与实现 - **工作原理**：通过利用MOS-双极伪电阻元件作为核心组件，并控制晶体管的工作模式，该设计能够在0.025 Hz至7.2 kHz范围内提供稳定的放大性能。输入等效噪声为2.2纳伏均方根值。 - **实验结果**：测试表明，在1.5微米CMOS工艺下，所开发的放大器能够稳定工作并满足预期设计要求。此外，还成功研制了一款脑电图放大器，其带宽达到30 Hz，并且功耗仅为0.9微瓦。 #### 结论与展望本段落提出的设计不仅解决了传统生物信号放大器存在的高功耗和大体积问题，在保持低噪声的同时实现了更高的集成度及更小的功耗。这为未来植入式多电极阵列系统的发展提供了重要的技术支撑，随着研究和技术进步，未来的神经记录设备将能够同时监测更多的神经元活动，并对神经科学与临床应用产生革命性影响。

低功耗高线性度射频鉴频器设计

优质

本项目聚焦于研发一款具备低能耗与高线性特性的射频鉴频器。旨在提升无线通信设备性能的同时降低能量消耗，适用于各类便携式电子通讯产品。我们设计了一款适用于射频接收系统的低功耗、高线性度及高灵敏度的斜率鉴频器，并采用了65纳米CMOS工艺技术。相较于传统的单带通滤波器结构，双带通滤波器的设计显著提升了鉴频器的解调性能；同时，在电路中加入单端中频放大器有效减少了减法运算单元失调电压对灵敏度的影响。仿真测试显示，基于该新型双带通滤波架构的鉴频器件在1伏特电源供电条件下，耗电仅为1毫瓦，并且其鉴频敏感度可达到-70分贝毫瓦。

一种6.4 ppm/℃低功耗带隙基准的设计

优质

本设计提出了一种新型低功耗带隙基准电路，实现了6.4 ppm/℃的温度系数，在保持高精度的同时大幅降低了能耗。我们设计了一款低功耗带隙基准，在温度超过某一阈值后引入渐变阻抗以改善温漂性能，并对传统带有运放的带隙结构进行了改进。仿真结果显示，该设计在5V电源供电下总体功耗为1.2 μW，在-40 ℃至150℃的工作范围内，温漂系数仅为6.40 ppm/℃。