
(timing)Designer 9/1
5星
- 浏览量: 0
- 大小:None
- 文件类型:ZIP
简介:
一种灵活且互动式的时间域分析与可视化工具,可应用于数字集成电路及印刷电路板设计领域。Forte Design Systems公司的Chronology团队推出了新版的TimingDesigner时间域分析与可视化工具,旨在增强其项目管理和时序接口设计功能。
该工具通过简化时序信息交换流程,允许用户更高效地管理高性能接口的规范和分析工作,并支持在同一项目中排列多个图表组件。这些组件可以在一个树状结构中组织并呈现,同时在项目图表中显示所有违反约束的概要列表。
设计团队还可以将不同组件的两个图表合并,生成能够自动处理组元连接关系、优化重复信号管理及减少传播延迟的界面。此外,用户可通过本地化库管理特定图表及其相关路径,并避免通过网络访问大型资源库以节省时间。
为了简化分析流程并缩短调试时间,设计团队可为每个图表选择最小或最大值进行时序分析(而非同时选择最大和最小值)。TimingDesigner还提供了信号可视化分组、字体调整功能、解码值显示等增强功能,并内置了新的电子数据表,有助于提升分析报告生成能力。
该工具支持多种操作系统平台,包括Microsoft Windows、Sun Solaris、HP-UX及Linux。其最低售价为2,640美元(仅供参考),具体价格可能因配置而有所不同。
全部评论 (0)
还没有任何评论哟~


