内存测试实验.rar

简介：
本项目为一个内存测试实验资源包，内含多种针对计算机内存性能和稳定性的测试工具及脚本，适用于开发与研究环境。 设计一个8位计算机的主存储器系统，其中地址线和数据线均为8位。该主存由两个独立的部分构成：数据存储器DMemory（0~127）和指令存储器IMemory（128~255）。控制台可以手动方式向数据总线D-BUS输送8位的数据。 设计要求如下： - 使用2114静态存储器芯片构建这两个存储器。 - DMemory是可读写的，其数据端口连接至数据总线D-BUS。地址由地址寄存器AR提供。 - IMemory同样是可读写的设计，在写入时通过D-BUS向其输入数据；而在读取操作中，则将该信息输出到指令总线I-BUS上。它的地址也来自程序计数器PC。 需要确保能够正确地设计IMemory的读出和写入控制信号，以实现上述功能需求。