spdif_wb_tx_rx_spdif_verilog_wishbone_ok
5星
- 浏览量: 0
- 大小:None
- 文件类型：None
简介：
这段文字涉及的是一个基于Verilog语言编写的Wishbone总线兼容SPDIF（Sony/Philips Digital Interface Format）传输和接收模块的设计实现，适用于数字音频设备的开发。
SPDIF接口的Verilog HDL仿真
全部评论 (0)
还没有任何评论哟~
简介：
这段文字涉及的是一个基于Verilog语言编写的Wishbone总线兼容SPDIF（Sony/Philips Digital Interface Format）传输和接收模块的设计实现，适用于数字音频设备的开发。
SPDIF接口的Verilog HDL仿真
