TLP应力下的GG-NMOS瞬态特性分析 (2008年)

简介：
本文深入探讨了在高能粒子引起的单事件效应下，GG-NMOS器件的瞬态电气性能变化，并分析了TLP应力对其影响。研究结果为辐射环境中的电子设备设计提供了重要参考依据。 本段落通过采用TCAD Sentaurus软件工具模拟并分析了gg-NMOS在TLP（传输线脉冲）应力下的瞬态特性。研究重点在于探讨不同因素对ESD（静电放电）保护器件开启特性的影响，具体涉及NMOS的栅长、栅氧化层厚度、栅宽以及TLP电流大小。通过模拟结果发现，器件的栅长增加、栅氧化层变厚、栅宽加宽均会导致漏端过冲电压增大，并且达到过冲电压所需的时间也会变长。对于具有相同上升时间的TLP脉冲，较大的电流对应更短的上升时间和更高的过冲电压。这项研究为设计具有更高响应速度的ESD保护器件提供了理论依据。 ### TLP应力下gg-NMOS瞬态特性分析 #### 摘要 本段落通过采用TCAD Sentaurus软件工具模拟并分析了gg-NMOS在TLP（传输线脉冲）应力下的瞬态特性。研究重点在于探讨不同因素对ESD保护器件开启特性的影响，具体涉及NMOS的栅长、栅氧化层厚度、栅宽以及TLP电流大小。通过模拟结果发现，器件的栅长增加、栅氧化层变厚、栅宽加宽均会导致漏端过冲电压增大，并且达到过冲电压所需的时间也会变长。对于具有相同上升时间的TLP脉冲，较大的电流对应更短的上升时间和更高的过冲电压。这项研究为设计具有更高响应速度的ESD保护器件提供了理论依据。 #### 关键词 - 静电放电（ESD） - 瞬态特性 - 传输线脉冲（TLP） - 过冲电压 - 开启时间 #### 引言 随着集成电路集成度和速度的不断提高，以及工艺线宽的不断减小，ESD保护结构的设计面临着巨大的挑战。为了满足现代集成电路的需求，ESD保护结构应当具备以下特点：短的开启时间、良好的电压嵌位能力和较大的失效电流。目前主流的ESD保护结构测试方法之一是1985年由Maloney和Khurana提出的晶圆级别的TLP测量方法。该方法使用方波脉冲对待测器件（DUT）进行测试，并通过选择不同的电流水平和方波脉宽，可以实现与HBM（人体模型）、MM（机器模型）相同的测试范围。VF-TLP进一步在时域内表征了CDM（接触放电模型），并通过TDR系统提取V(t)、I(t)等时域参数。针对这些测试方法，使用TCAD模拟等效的脉冲电流能够有效地分析和评估器件的ESD特性。 #### 仿真器件结构 本研究中的仿真器件采用了gg-NMOS（栅、源、衬底接地的NMOS），这是一种在CMOS技术中常用的ESD保护结构单元。gg-NMOS利用Snapback现象来嵌位瞬态高压和分流，具有低钳位电压和低Ron的特点。通过使用Synopsys公司的Sentaurus软件对gg-NMOS ESD保护结构进行了瞬态响应模拟分析，旨在探索影响ESD响应速度的各项关键参数。 #### 研究方法与结果 1. **栅长的影响**：当栅长增加时，漏端过冲电压增大，并且达到过冲电压所需的开启时间也相应延长。这是因为栅长增加导致了更多的载流子积累，从而增加了到达过冲电压所需的时间。 2. **栅氧化层厚度的影响**：栅氧化层厚度的增加同样会导致漏端过冲电压增大，并且开启时间也随之延长。较厚的栅氧化层降低了载流子迁移速率，进而影响了器件响应速度。 3. **栅宽的影响**：当栅宽度增加时，漏端过冲电压增大并且达到这一电压所需的时间变长。这主要是因为更多的载流子参与导通过程导致了整体响应性能的变化。 4. **TLP电流大小的影响**：对于相同上升时间的TLP脉冲，较大的电流会导致更短的上升时间和更高的过冲电压。这是由于较大电流能够在较短时间内使器件达到饱和状态，从而产生更高过冲电压。 #### 结论 通过对gg-NMOS在TLP应力下的瞬态特性的深入分析，我们得出了关于不同参数对其ESD保护特性影响的重要结论。这些发现不仅有助于理解gg-NMOS的工作机理，并为设计更加高效的ESD保护器件提供了有价值的指导。此外，这项研究还强调了TCAD模拟在评估和优化ESD保护结构中的重要作用。未来的研究将进一步探索通过优化这些参数来提高ESD保护器件的性能，以满足不断发展的集成电路技术需求。