Quartus EMIF DDR3 IP 仿真项目

简介：
本项目为基于Quartus平台的EMIF DDR3 IP仿真工程，旨在验证DDR3内存接口设计的功能与性能，确保硬件加速应用中的数据传输高效可靠。 本资源是一个 Quartus EMIF DDR3 IP 测试工程，使用 Quartus External Memory Interfaces IP 实现了 DDR3 控制器及物理层接口的开发。该工程基于 Quartus Prime Pro 21.3 版本进行设计，并采用 Modelsim-SE64 10.7 进行仿真。其主要目的是通过 AMM 接口时序来模拟 EMIF DDR3 IP 的数据读写过程，包括自定义的 ed_sim_tg_0 模块（该模块参考了 ed_sim_tg 模块接口）。在复位之后，工程会先等待 local_cal_success 信号变为高电平，然后依次进行有规律的数据写入和读取操作。在此过程中，突发长度被设定为固定值64。