一种低压超低功耗动态锁存比较器

简介：
本发明提出了一种创新的低压超低功耗动态锁存比较器设计，特别适用于需要节能和小型化的电子设备中。该比较器在保持高速性能的同时，显著降低了工作电压需求，并大幅减少了能耗，从而延长了电池寿命并提高了系统的整体效率。 本段落提出了一种低电压超低功耗动态锁存比较器。通过采用自适应双重衬底偏压技术，在适当时间将比较器的衬底偏压从顺向切换到零，以实现功率延迟积（Power Delay Product, PDP）的最大化优势。为解决不工作时产生大量静态功耗的问题，设计了一种关断结构。该比较器基于SMIC 180纳米CMOS工艺，在400毫伏电源电压下进行了前仿真。仿真结果显示，电路的平均功耗、响应时间和功率延迟积均有显著降低。在14.7兆赫兹时钟频率下，其响应时间为34纳秒，功耗为123纳瓦。