VLSI测试方法论与可测性设计。

简介：
本书深入阐述超大规模集成电路（VLSI）的测试方法论及其可测性设计，旨在为读者提供更深入的电路设计、仿真、测试和分析能力，并构建一个电路（涵盖电路级、芯片级以及系统级）的设计、制造、测试和应用之间高效互动的桥梁。本书的核心内容涵盖了电路测试与分析的基础概念和理论，包括数字电路的描述与仿真技术，组合电路和时序电路的测试生成策略，以及专用可测性设计的原则。此外，书中还详细介绍了扫描链理论与边界扫描技术，IDDQ测试原理，以及*真实*和*伪*测试方法的应用。同时，本书还探讨了各种测试生成电路的结构及其生成序列之间的关联关系，并涉及与MY邓列相关的其他先进测试生成方法。此外，书中还着重论述了内建自测度原理以及各种数据压缩结构和压缩关系。最后，本书还提供了针对专用电路——如Memory和SoC——的可测性设计方法。该书不仅可作为集成电路设计、制造、测试及应用、EDA和ATE领域的专业人士参考资料，亦可作为高等院校高年级学生和研究生的专业课程教材。