关于四阶连续时间Σ∆调制器设计的论文研究.pdf

简介：
本论文专注于四阶连续时间Σ∆调制器的设计与优化，深入探讨其工作原理、性能特点及应用前景，为高性能模拟信号处理提供创新方案。 在设计四阶连续时间ΣΔ调制器（CTSDM）的研究中，汤黎明完成了这项工作，并将其发表于东南大学电子科学与工程学院。该研究详细介绍了从系统级验证到行为级验证再到电路级验证的设计流程和关键技术应用。 模数转换器（ADC）是一种关键的信号处理组件，它能够将模拟信号转化为数字信号。ADC的一个主要优势在于其实现高精度转换的能力，在如数字音频、仪表测量及无线通信等领域尤为突出。ΣΔADC通过噪声整形与过采样技术，能够在不依赖于高精度元件或特殊工艺的情况下实现精确的信号转化，这是其相对于Nyquist率ADC的主要优点之一。 连续时间ΣΔ调制器（CTSDM）近年来受到了越来越多的关注，它具备一些显著的优势：对于运算放大器单位增益带宽和摆率的要求较低，并且不需要抗混叠滤波器或采样保持电路。然而，在时钟抖动与额外环路延时等非理想效应的影响下，设计及仿真CTSDM更具挑战性。 本段落提出了一种自顶向下的设计方法：首先基于系统性能要求构建一个离散时间ΣΔ调制器（DTSDM），随后通过DT至CT变换得到相应的连续时间ΣΔ调制器。该研究采用脉冲保持不变变换来实现这一转换过程，而不用修改Z变换。 在系统级的设计阶段中，确定合适的阶数、过采样率以及结构以满足性能需求是首要任务，例如信号带宽与信噪比等指标。然后使用ΣΔToolbox构建噪声传递函数（NTF），通过其离散环路传递函数H(z)来设计DTSDM。目的则是将离散时间系统的NTF映射到连续时间系统中，这一步骤是基于在采样时刻t=nTS的冲激响应等价性完成。 对于CTSDM的设计来说，反馈路径采用归零（RZ）DAC是为了减少额外环路延时对稳定性的影响。通过描述其输出波形为带有延迟的阶跃函数，并利用Laplace变换求解反馈信号来实现这一点。在Matlab中计算得到CTSDM的环路传输函数H(s)和前馈支路系数fi。 采用Simulink模型进行系统验证，使用Verilog-A模型完成行为级验证，并通过smic0.13um CMOS工艺（电源电压为2.5V）实现电路级验证。仿真结果显示设计出的四阶CTSDM信噪比达到了84dB。 本段落的核心在于采用自顶向下的设计流程：从系统级别入手，经由行为级别的指导最终落实到电路层面的具体实施中去。“连续时间调制器”和“自顶向下”的设计理念贯穿始终。这种设计方法有助于提高效率，并确保各个层级之间的连贯性和一致性。 在实际应用上，本段落所提出的四阶CTSDM设计流程及技术能够为高性能模数转换器的设计提供参考。通过对这些流程和技术的深入理解，设计师能够在工程实践中灵活运用它们来优化Sigma-Delta调制器的表现，从而推动相关领域的技术和应用发展。