基于CDSC的PLL：利用CDSC-PLL精确提取基频分量、相位角及基频信息 - MATLAB开发

简介：
本项目采用MATLAB实现了一种基于混沌驱动自适应符号竞争（CDSC）的锁相环（PLL），用于准确提取信号中的基频分量及其相位角，具有高精度和鲁棒性。 可再生能源和基于电力电子的负载快速部署到电网会导致电能质量下降。为解决这一问题，定制功率设备将通过准确且迅速作用的控制算法进行调节。其中，精确提取电网电压相位信息是高级控制算法的一个关键特征。 传统的同步旋转坐标系锁相环（SRF-PLL）在面对不平衡和谐波条件下的电网电压时提供不准确的相角读数。为此，在初始阶段使用双二阶广义积分器(DSOGI)运算符来提取精确的基本频率分量，并将DSOGI输出馈送到SRF-PLL中以获取精准的基频和相位信息。 然而，观察发现基于DSOGI的锁相环在存在直流偏移及高度失真电网条件下仍会给出不准确的相角“wt”，这种情况在微电网应用中尤为常见。为了进一步提升性能，在这一过程中引入了级联延迟信号消除(CDSC)运算符以提高精度。 以上改进措施的相关研究可参考论文《高级PLL的比较性性能研究》，由N. Lokesh和MK Mishra发表于2020年IEEE电力电子与智能能源会议。