Advertisement

基于FPGA的FSK调制解调通信系统开发，使用Verilog和Vivado 2019.2平台，附带代码操作演示视频

  •  5星
  •     浏览量: 0
  •     大小:None
  •      文件类型：None

简介：
本项目致力于开发一种基于FPGA的FSK调制解调通信系统，并采用Verilog编程语言及Vivado 2019.2开发环境。项目包含详尽的操作与实现演示视频，便于学习和实践。 基于FPGA的FSK调制解调通信系统使用Verilog编程开发，并在Vivado 2019.2平台或更高版本上运行。请参考提供的操作录像视频进行代码操作演示。打开工程时，请确保使用的软件是Vivado，路径名称需为英文，不能包含中文字符。

全部评论 (0)

还没有任何评论哟~
客服
客服
客服关闭
  • 基于FPGA的FSK调制解调通信系统开发，使用Verilog和Vivado 2019.2平台，附带代码操作演示视频
    优质
    本项目致力于开发一种基于FPGA的FSK调制解调通信系统，并采用Verilog编程语言及Vivado 2019.2开发环境。项目包含详尽的操作与实现演示视频，便于学习和实践。 基于FPGA的FSK调制解调通信系统使用Verilog编程开发，并在Vivado 2019.2平台或更高版本上运行。请参考提供的操作录像视频进行代码操作演示。打开工程时，请确保使用的软件是Vivado，路径名称需为英文，不能包含中文字符。
     
  • 在Vivado 2019.2平台上使用Verilog实现带通滤波器的代码及操作视频
    优质
    本视频教程详述了如何在Vivado 2019.2平台上运用Verilog语言设计并实现一个带通滤波器，涵盖从编码到调试的全过程。 领域：FPGA与带通滤波器算法 内容概述：在Vivado 2019.2平台下使用Verilog编程实现带通滤波器，并通过提供的操作视频进行代码操作学习。 用途：适用于带通滤波器算法的编程教学，适合本科、硕士和博士等不同层次的教学与研究工作。 运行注意事项： - 使用Vivado 2019.2或更高版本进行测试。 - 打开FPGA工程后，请参照提供的视频教程逐步操作。 - 工程路径必须使用英文名称，不能包含中文。
     
  • 在Vivado 2019.2中使用Verilog实现FPGA上的低通滤波器，并附带测试文件和操作演示视频
    优质
    本教程详述了如何利用Xilinx Vivado 2019.2设计环境及Verilog语言，在FPGA上构建并验证一个简单的低通数字滤波器，配有详细的操作指南、测试代码与演示视频。 在Vivado 2019.2版本中使用Verilog语言实现基于FPGA的低通滤波器，并提供测试文件（testbench）以及包含代码操作演示的视频。注意事项：请确保使用的是Vivado 2019.2或更高版本进行测试，打开FPGA工程后，请参照提供的操作录像视频进行相应操作。同时请注意，项目路径必须为英文，不能含有中文字符。
     
  • 基于Vivado 2019.2的Verilog开发：通过串口传输GPS数据项目及代码操作演示视频
    优质
    本视频教程详细讲解了使用Vivado 2019.2软件进行Verilog编程，实现通过串口传输GPS数据的全过程，并提供详细的代码示例和操作指导。 通过串口传输GPS数据的工程使用Vivado 2019.2版本进行Verilog开发，并包含代码操作演示视频。运行注意事项如下：请确保使用的是Vivado 2019.2或更高版本，打开FPGA项目后，请参考提供的操作录像按照步骤进行操作。同时请注意，项目的路径必须是英文名称，不能含有中文字符。
     
  • 基于MATLAB-Vivado 2019.2平台的Verilog OFDM调制解调系统设计（含编译码、FFT、IFFT和CP）- 源代码
    优质
    本项目在MATLAB-Vivado 2019.2平台上，采用Verilog语言实现OFDM系统的调制与解调功能，包括编码解码、FFT、IFFT及循环前缀处理。含完整源代码。 在MATLAB_Vivado 2019.2平台上使用Verilog开发的OFDM调制解调系统包括编译码、FFT、IFFT和CP等功能模块的源代码。
     
  • 在Vivado 2019.2平台上使用纯Verilog实现数字时钟（显示秒、分、时），附带测试 bench和操作视频
    优质
    本项目介绍如何在Vivado 2019.2环境下，利用Verilog语言设计并实现一个简单的数字时钟模块，展示秒、分、小时的计时功能，并提供详细的测试bench及操作演示视频。 在Vivado 2019.2平台上通过纯Verilog实现一个数字时钟项目，该项目能够显示秒、分、小时，并附带测试平台（testbench）。代码可移植到Quartus II或ISE等其他FPGA开发环境中使用，只需将全部的Verilog文件复制过去即可。该内容适合用于数字时钟编程的学习用途，面向本科至博士不同层次的教学与研究需求。 在运行过程中，请确保使用Vivado 2019.2版本或者更高版本进行测试，并按照提供的操作视频指导步骤执行项目配置和调试工作。特别注意的是，在创建FPGA工程目录结构时，路径名称应为英文字符而非中文字符。
     
  • 基于FPGA的1024点FFT变换，Verilog编程实现，Vivado 2019.2平台开发，包含Testbench及代码演示
    优质
    本项目采用Verilog语言在Vivado 2019.2平台上开发，实现了基于FPGA的1024点FFT变换，并提供了测试激励和完整源码。 基于FPGA的1024点FFT变换实现，使用Verilog编程，在Vivado 2019.2平台上开发，并包含测试平台（testbench）。为了进行验证，请使用MATLAB 2021a或更高版本运行工程中的Runme.m文件。请勿直接运行子函数文件。在执行过程中，请确保MATLAB左侧的当前文件夹窗口设置为当前工程所在路径。 具体操作步骤可以参考提供的操作录像视频，按照其中的方法进行操作。
     
  • 基于Verilog的数字锁相环设计及其在Vivado 2019.2中的测试平台开发与代码演示视频
    优质
    本视频教程详细介绍基于Verilog语言的数字锁相环（DPLL）的设计方法，并展示如何在Xilinx Vivado 2019.2软件中搭建测试平台进行仿真验证，附带完整代码示例。 领域：FPGA，数字锁相环 内容：基于Verilog的数字锁相环设计，在vivado2019.2中开发带testbench+代码操作视频。 用处：用于FPGA数字锁相环编程学习。 指向人群：本科、硕士、博士等教研使用。 运行注意事项： - 使用vivado2019.2或者更高版本测试。 - 用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 - 工程路径必须是英文，不能包含中文。
     
  • 基于FPGA的AM调制和解调（使用Verilog语言）fpga开发.pdf
    优质
    本PDF文档深入探讨了在FPGA平台上利用Verilog语言实现AM信号的调制与解调技术，提供详尽的设计流程、代码示例及实验验证。 基于FPGA的AM调制与解调设计使用了Verilog语言进行开发，并且相关的文档以PDF格式提供。该资源详细介绍了如何在FPGA平台上实现模拟调幅（AM）信号的生成以及其接收过程中的解调技术，为电子工程和通信领域的学习者及工程师提供了宝贵的参考材料。