
CarrySelAdder源码.rar
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本资源为Carry Select Adder(进位选择加法器)的Verilog实现代码,适用于数字逻辑设计与硬件描述语言学习。
我们实现了基于进位选择结构的48位二进制补码加法器。该方法和结构可以应用于更大位宽的加法运算中。资源包括使用通用逻辑和专用DSP实现的方式。当采用通用逻辑时,速度可达到400MHz以上;而使用DSP时,在400MHz的速度下仍有1ns以上的时序裕量,因此可以轻松地将运行速度提升至500MHz以上。
全部评论 (0)
还没有任何评论哟~


