VSCode-TerosHDL：VHDL与Verilog SV的IDE工具
5星
- 浏览量: 0
- 大小:None
- 文件类型：None
简介：
VSCode-TerosHDL是一款专为VHDL和Verilog SV设计的强大集成开发环境插件，助力硬件工程师提升代码编写效率及质量。
指数代码段和语法Beta Verilog / SV原理图查看器项目经理（目前仅支持VUnit；未来的工作类似项目）
简介：我们的理念是思考硬件、开发硬件，并利用软件工具。TerosHDL的目标是使FPGA开发更容易且更可靠，它是一个功能强大的开源集成开发环境(IDE)。
谢谢Verilog HDL / SystemVerilog 和 VUnit 的贡献者们。有关VSG的信息，请参阅其GitHub页面。
请注意文档网站提供了完整的IDE描述：https://terostechnology.github.io/terosHDLdoc/
全部评论 (0)
还没有任何评论哟~
