
椭圆曲线 256位模乘算子 verilog HDL源代码
5星
- 浏览量: 0
- 大小:None
- 文件类型:RAR
简介:
该椭圆曲线采用Verilog HDL实现的256位模乘运算模块。该模块基于全流水线架构设计,其时钟周期数达到40个。与传统方案相比,该设计在DSP48资源占用上约为180个。
全部评论 (0)
还没有任何评论哟~


简介:
该椭圆曲线采用Verilog HDL实现的256位模乘运算模块。该模块基于全流水线架构设计,其时钟周期数达到40个。与传统方案相比,该设计在DSP48资源占用上约为180个。


