本书为《Verilog HDL数字设计与综合》第二版的补充章节,专注于讲解极化码编码技术,并提供详细的Verilog HDL实现方案。适合深入学习通信系统中编码理论及实践应用的技术人员阅读。
第3章 极化码的编码与译码研究
3.1 极化码的编码
基于信道极化的理论构造能够达到信道容量的码字,称为极化码。其核心思想是通过一个编码系统,在经过多次信道结合和分裂后选取那些对称容量 ( )iNI W 接近于0的部分来传输消息比特,其余部分则用于发送端与接收端共同知晓的信息(冻结位)。由于极化码属于线性分组码范畴,因此可以通过生成矩阵实现编码:1 1N NNx u G ,其中原始信息序列为Nu ,经过编码后的序列为Nx ,而NG 表示该过程中的生成矩阵。在实际应用中,可靠性是衡量传输质量的关键指标;极化码的编码策略正是基于这一原理选取部分可靠信道来传递有效信息比特,同时利用另一些不可靠通道发送已知位。
具体来说,整个编码流程可大致分为四个步骤:首先根据特定算法评估各个子信道(即经过多次分裂后的结果)的可靠性;其次依据这些数据选择K个最可靠的子信道用于传输消息比特,并将剩余N-K个作为冻结位处理。接着构造生成矩阵,最后完成极化码的实际编码。
3.1.1 极化信道可靠性估计
对于二进制擦除信道(BEC),Arikan提出了通过计算巴氏参数来评估其可靠性的方法。( 1)10 01 1( ) ( ) 1 ( 1)( )0 00 0,( ) ( , |1) ( , )iNN Ni i i iiNN Ny uZ y yW W u uL
对于非BEC信道,由于不能直接计算出准确的巴氏参数值,则需要采用其他方法如密度进化法或高斯近似法来进行可靠性估计。定义错误概率:在N个独立时间间隔内进行极化操作后得到的每个子信道 ( )iNW 中发生传输误码的概率为( )iP A ,其中 iA 表示序号为i的极化信道承载的信息位出现错误的情况。
(1)密度进化方法
对于一般的二进制对称离散记忆无噪信道(B-DMC),由于无法直接获得精确的巴氏参数值,通常采用密度进化(DE)技术进行估计。