基于MIPS指令集子集的流水线CPU设计——西工大计组2021年作品

简介：
本项目为西北工业大学计算机组成课程2021年的学生作品，专注于设计一个基于MIPS指令集精简版本的流水线CPU，旨在提升执行效率和处理速度。 包含西北工业大学计算机组成与设计实验课所需所有参考代码：流水线CPU、单周期CPU。这些代码能够实现J型、R型、I型指令。请注意，这只是参考代码！仅提供思路！！！千万不能直接提交！！！查重会失败。。。 注意需要提交的是文件夹形式的作业，并且这是2021学期的参考代码，平台测试可能有所更改。 具体包括： - s_cycle_cpu_J：单周期J型指令最后完整的CPU - p_cycle_cpu_R：单周期R型指令最后完整的CPU - pipeline_cpu_exe_hazard：含冒险处理功能的流水线CPU - pipeline_cpu_beq_hazard：含跳转处理功能的流水线CPU 以上内容为各小题的最后一道题目。