Advertisement

两个74160用于60进制计数。

  •  5星
  •     浏览量: 0
  •     大小:None
  •      文件类型：None

简介：
利用Quartus II软件设计，该计数器采用了两个74160芯片作为核心组成部分。

全部评论 (0)

还没有任何评论哟~
客服
客服
客服关闭
  • 基于两个74160的60进制计数器设计
    优质
    本项目通过连接两个74160十进制计数芯片，设计并实现了一个能够进行0至59循环计数的60进制计数器系统。 用两个74160芯片构建一个六十进制计数器，在Quartus II环境中进行设计。
     
  • 基于两片74160的异步一百进制加法计数器.zip
    优质
    本设计资源提供了一个利用两个74160十进制计数芯片构建的异步一百进制加法计数器电路，适用于数字系统课程实验和小型电子项目。 两片74160加上进位输出电路可以构成一个异步一百进制的加法计数器。读者在学习这个电路之前应先掌握单片74160的使用方法。
     
  • Verilog 60进制计数器
    优质
    本项目设计并实现了一个基于Verilog语言的60进制计数器，适用于时钟和其他周期性应用，能够精确地从1计数到60。 使用VERILOG语言编写一个60进制计数器。
     
  • 基于Verilog的60进制计数器设计
    优质
    本项目采用Verilog语言设计并实现了具有特殊进位规则的60进制计数器，适用于时间计量等场景。 请提供60进制计数器的Verilog源代码及测试代码。
     
  • 60进制计数器 EDA设计
    优质
    本项目为基于EDA工具的60进制计数器设计与实现，采用硬件描述语言进行模块化编程，适用于数字系统课程实验及小型计时应用。 本实验通过设计与仿真六十进制计数器来学习VHDL语言及文本输入的设计方法。我们将编写一个六十进制计数器的源程序，并使用MAX+PlusII软件进行VHDL文本输入设计以及波形仿真实验，同时记录下整个过程和源代码。
     
  • 74160实现十二进制
    优质
    本文介绍了如何使用74160集成电路来构建一个能够计数至十一然后重新开始的十二进制计数器，适用于时钟和其他需要特殊进制的应用。 数学电子74160可以实现十二进制的功能。
     
  • 基于VHDL语言的60进制和24进制计数器设计
    优质
    本项目采用VHDL语言设计实现了一个能够进行60进制与24进制转换的多功能计数器，适用于时间显示系统。 基于VHDL语言编写60进制和24进制计数器。
     
  • 基于555定时器的60进制计数器
    优质
    本项目设计并实现了一个基于NE555定时器构建的60进制计数器电路，适用于时钟和秒表等需要精确时间测量的应用场景。 555 74LS161 74LS00 74LS48
     
  • 60进制计数器Multisim源文件
    优质
    本资源提供一个基于Multisim软件设计的60进制计数器电路仿真源文件，便于电子工程学生与爱好者进行学习、实验和创新。 60进制计数器的Multisim源文件采用74LS161方案设计，在达到60后自动清零，并使用两个数码管进行显示。此仿真文件可在Multisim 10及以上版本中打开运行。