《基于TSMC180工艺的折叠式共源共栅放大器的设计与实现——应用于低频高性能运放的电路版图文档》

简介：
本文介绍了采用TSMC 180纳米工艺设计并实现的一种折叠式共源共栅放大器，旨在优化低频高性能运算放大器的性能，并详细描述了该电路的版图设计。 基于TSMC180工艺的折叠式共源共栅放大器设计与实现——低频高性能力运算放大器电路版图文档 本项目详细介绍了基于TSMC 180纳米工艺技术的折叠式共源共栅（Folded Cascode）放大器的设计和实现，特别针对双端输入单端输出的CMOS运算放大器。该设计旨在优化低频增益、相位裕度及共模抑制比等关键性能指标。 项目包含以下内容： - 详细设计PDF文档：包括29页的内容介绍折叠式共源共栅运放的工作原理，详细介绍如何根据具体的设计目标（如73dB的低频增益AOL和7MHz的增益带宽积GBW）来计算电路参数、每一路电流以及每个管子尺寸。此外还提供了多个仿真电路搭建示例。 - 工程文件：包括完整的cadence电路设计与testbench，方便直接进行仿真验证。 关键性能指标如下： - 低频增益AOL:73dB - 增益带宽积GBW:7MHz - 相位裕度：65° - 共模抑制比CMRR:-125dB 此设计适用于需要高性能运算放大器的电路应用，尤其是那些要求在低频范围内具有优异性能的应用场合。