基于Verilog的时钟计时器，具备按钮操控与数字展示功能，支持时分秒显示并可清零、启动和暂停
5星
- 浏览量: 0
- 大小:None
- 文件类型：None
简介：
本设计采用Verilog语言实现一个多功能时钟计时器，内置按钮控制及数字显示机制，支持时分秒精确计时，并提供便捷的清零、启停操作。
按钮Clear实现清零功能（无论何时按下都会将分秒值清零并停止计时）、按钮Start/Stop则用于开始或暂停计时（如果当前状态是停止，则按此键会继续进行计时；若当前状态为正在计时时，按此键将会暂停）。数字显示格式为XX : XX : XX，其中每部分各由两位数字组成。对于每个数字使用4位二进制编码输出表示形式：hr_h[3:0], hr_l[3:0] : min_h[3:0], min_l[3:0] : sec_h[3:0], sec_l[3:0]，其中高位取值范围为0~9。顶层模块的名称为stop_watch，并且其输入输出功能定义如下：
| 名称 | 方向 | 位宽 | 描述 |
|------|-------|----|-------------|
| clk | I | 1 | 系统时钟，频率为10 MHz |
| rst_n| I | 1 | 异步复位信号，低电平有效 |
| clear | I | 1 | 清零按钮的上升沿触发信号 |
| start_stop | I | 1 | 开始/暂停按钮的上升沿触发信号 |
| hr_h | O | 4 | 小时高位输出，取值范围0~9 |
| hr_l | O | 4 | 小时低位输出，取值范围0~9 |
| min_h | O | 4 | 分钟高位输出，取值范围0~9 |
| min_l | O | 4 | 分钟低位输出，取值范围0~9 |
| sec_h | O | 4 | 秒数高位输出，取值范围0~9 |
| sec_l | O | 4 | 秒数低位输出，取值范围0~9 |
以上便是对原文的重写。
全部评论 (0)
