东南大学计算机组成原理CPU实验设计代码与报告

简介：
本项目为东南大学计算机专业学生的课程作业，内容涵盖基于Verilog语言实现CPU实验设计及编写详细的设计报告，旨在提升学生在计算机组成原理方面的实践能力。 这是东南大学计算机组成原理课程实验设计源码及报告，主要是一个CPU的设计，包含全套源码和word版实验报告。 一、实验目的 本实验的目的是设计并验证一个简单的中央处理器（CPU）。这个CPU具有基本指令集，并且我们将利用其指令集来生成简单程序以测试性能。为了简化问题，我们仅考虑CPU与寄存器、主存储器及指令集之间的关系，即关注读写寄存器、读写内存以及执行指令三个方面。一个简单的CPU至少包括四个部分：控制单元、内部寄存器、算术逻辑单元（ALU）和指令集，这些是本项目设计的重点。 二、实验任务 在本次CPU的设计中采用单地址指令格式。每个指令字由两部分组成：操作码(OPCODE)，用于定义该指令的功能；地址段(Address Part)，用来存放要被操作的内存地址或直接的操作数。这种寻址方式称为直接寻址(Direct Addressing)和立即数寻址(Immediate Addressing)。 为了简化，主存储器大小设定为256×16位。每个指令字长度为16比特，其中8比特用于操作码部分，其余的8比特用作地址段。