Flat-Lattice-Transformer代码已发布于ACL 2020论文中。

5星

浏览量: 0

大小:None

文件类型：None

简介：
该平面变压器ACL 2020论文的代码，名为FLAT，实现了基于平格变压器的中文命名实体识别。模型及其相关结果均可从我们的ACL 2020发布的文件中获取。为了顺利运行该代码，需要满足以下系统要求：Python版本为3.7.3，PyTorch版本为1.2.0，以及FastNLP版本为0.5.0，同时NumPy的版本应为1.16.4。您可以通过访问相关资源以进一步了解FastNLP的更多信息。关于如何运行该代码，请按照以下步骤操作：首先，下载字符嵌入和单词嵌入文件，包括字符和Bigram嵌入（`gigaword_chn.all.a2b.{uni或bi}.ite50.vec`）以及词（格）嵌入（`yj`、`ctb.50d.vec` 或 `sgns.merge.word.bz2`）。随后，编辑 `paths.py` 文件，以包含预训练的嵌入和数据集。最后，使用以下命令执行：`python preprocess.py` (如果需要对FLAT模型在MSRA NER数据集上进行训练，请添加 `--clip_msra` 参数)。

全部评论 (0)

还没有任何评论哟~

客服

Flat-Lattice-Transformer: ACL 2020论文代码

优质

Flat-Lattice-Transformer是ACL 2020的一篇论文提出的创新模型，该模型引入了一种新颖的扁平化格结构，显著提升了大规模序列到序列任务中的性能与效率。此条目提供相关代码资源链接。平面变压器ACL 2020论文的代码：FLAT使用平格变压器进行中文命名实体识别（NER）。模型及结果可在我们的ACL 2020文件中找到。所需环境： - Python: 3.7.3 - PyTorch: 1.2.0 - FastNLP: 0.5.0 - Numpy: 1.16.4 如何运行代码？下载字符嵌入和单词嵌入。具体包括：字符及Bigram嵌入（gigaword_chn.all.a2b.{uni或bi}.ite50.vec）；词（格）嵌入，如yj(ctb.50d.vec) 或 ls(sgns.merge.word.bz2)。步骤： 1. 修改paths.py以添加预训练的嵌入和数据集。 2. 运行以下命令：python preprocess.py 若需在MSRA NER 数据集中进行FLAT模型的训练，可使用 --clip_msra 参数。

NeuralCodeSum: ACL 2020 源代码摘要论文的正式发布与实施

优质

《NeuralCodeSum》是ACL 2020发表的一篇重要论文，介绍了一种新颖的神经网络模型用于生成高质量的源代码摘要。该研究为程序理解及自动化开发提供了新思路。基于变压器的源代码汇总方法在ACL 2020关于源代码摘要的论文中有正式实施。安装C2NL软件包可以是一个选择。这个工具需要Linux操作系统以及Python 3.6或更高版本的支持，并且还需要安装PyTorch 1.3版。其他依赖项可以在requirements.txt文件中找到，强烈建议使用CUDA以提高运行速度，尽管这不是必需的。要开始，请通过以下命令克隆存储库并安装C2NL： ``` git clone https://github.com/wasiahmad/NeuralCodeSum.git cd NeuralCodeSum; pip install -r requirements.txt; python setup.py develop ``` 我们提供了基于RNN的序列到序列（Seq2Seq）模型和我们的Transformer模型。要进行训练或评估，请先转至与目标数据集相关的文件夹中操作。

tBERT代码：源自ACL 2020论文的实现

优质

tBERT是基于ACL 2020论文开发的开源代码库，旨在提供一种改进的BERT模型变体，适用于特定任务的自然语言处理。 tBERT 该存储库提供了论文“ tBERT：用于语义相似性检测的主题模型和BERT联合力”的代码。设置下载预训练的BERT，在主目录中创建缓存文件夹： ```bash cd ~ mkdir tf-hub-cache ``` 进入缓存文件夹后，下载并解压缩预训练的BERT模型： ```bash cd tf-hub-cache wget https://storage.googleapis.com/bert_models/2018_10_18/uncased_L-12_H-768_A-12.zip unzip uncased_L-12_H-768_A-12.zip ``` 下载预处理数据，转到tBERT存储库： ```bash cd /path/to/tBERT/ ``` 从仓库中获取主题模型和原始数据集： ```bash wget https://www.dropbox.com/s/6p26mkwv62677zt/original_data.tar.gz ``` 解压下载的文件。

Swin-Transformer（代码和论文）.zip

优质

Swin-Transformer 是一个创新的视觉变换器模型，采用移动窗口机制处理图像，适用于多种计算机视觉任务。本资源包含该模型的完整代码与详细论文。关于Swin-Transformer的代表性论文及其对应的源代码。

NeRF：神经辐射场代码已发布

优质

NeRF是一种新颖的表示方法，用于生成连续场景的体积渲染。通过学习神经辐射场，该模型能够从少量图像中合成逼真的3D视图，现已开放源代码供研究者使用和改进。 NeRF：神经辐射场使用Tensorflow实现，在单个场景下优化神经表示并渲染新视图。加州大学伯克利分校、Google研究中心及加州大学圣地亚哥分校共同完成，所有作者贡献相等。 ECCV 2020（口头演示，最佳论文荣誉奖）快速入门：要设置conda环境，请下载示例训练数据，并开始训练过程。然后启动Tensorboard： ``` conda env create -f environment.yml conda activate nerf bash download_example_data.sh python run_nerf.py --config config_fern.txt tensorboard --logdir=logs/summaries --port=6006 ```

SememePSO-Attack: ACL 2020论文《单词级文本对抗攻击的组合优化方法》的代码与数据

优质

SememePSO-Attack是ACL 2020论文提出的一种针对单词级文本对抗攻击的组合优化方法，旨在通过粒子群算法改进文本扰动策略。该项目提供了相关代码和数据资源。 SememePSO攻击ACL 2020论文“作为组合优化的单词级文本对抗攻击”的代码和数据。如果发现有帮助，请引用我们的论文。 @inproceedings{zang2020word, title={Word-level Textual Adversarial Attacking as Combinatorial Optimization}, author={Zang, Yuan and Qi, Fanchao and Yang, Chenghao and Liu, Zhiyuan and Zhang, Meng and Liu, Qun and Sun, Maosong}, booktitle={Proceedings of ACL}, year={2020}} 该存储库主要由袁Yuan和杨成浩贡献。要求使用tensorflow-gpu == 1.14。

Lattice Miner-开放源代码

优质

Lattice Miner是一款开源工具，旨在帮助用户从复杂数据集中高效地挖掘频繁模式和关联规则。 Lattice Miner 是一个用于创建、可视化和探索概念（Galois）格的数据挖掘工具。它能够生成正式的概念和关联规则。

关于Cisco ACL的访问控制研究论文

优质

本文深入探讨了Cisco ACL在网络访问控制中的应用与优化策略，旨在提高网络安全性和效率。企业对网络访问的有效控制至关重要。VLAN（虚拟局域网）ACL（访问控制列表）是最基本的技术之一。ACL是一系列permit或deny语句组成的顺序列表，应用于网络层或更高层次的协议中。本段落主要设计了一个适用于中小型企业网络的访问控制系统，并深入应用了访问控制列表技术，以满足这类企业对网络访问的基本需求。

RocketMQ-Console已集成ACL功能

优质

简介：RocketMQ-Console现已整合ACL（访问控制列表）功能，增强系统安全性和灵活性，便于用户管理权限与监控消息队列。 1. 支持开启控制台登录验证 2. 支持ACL 3. 支持Docker部署

Lattice FPGA UART开发

优质

Lattice FPGA UART开发简介：本项目专注于基于Lattice FPGA芯片实现UART通信接口的设计与应用，涵盖硬件配置、电路设计及软件编程等关键技术环节。 UART（通用异步收发传输器）是一种广泛用于设备间串行通信的接口技术。FPGA（现场可编程门阵列）则是一种能够实现各种数字逻辑功能的硬件，包括设计和实现一个UART控制器。在Lattice公司的FPGA芯片上进行“FPGA UART开发”，主要讨论的是如何在这类芯片中创建并实施一个有效的UART接口。 **UART工作原理：** UART使用异步通信协议，在不依赖时钟同步的情况下通过起始位、数据位、奇偶校验位和停止位来确定传输的数据边界。通常，其速度由波特率决定，该速率需在发送方与接收方之间一致以确保有效沟通。 **FPGA实现UART：** 1. 波特率发生器：生成匹配所需波特率的时钟信号。 2. 数据移位寄存器：存储待传输或接收到的数据。 3. 控制逻辑：处理起始、停止和奇偶校验等控制信号。 4. FIFO缓冲区：提高数据传输效率，防止丢失或溢出问题。 5. 时序分析：确保发送与接收的数据在正确时间点进行。 Lattice FPGA因其低功耗、小巧体积及低成本特性，在UART实现中表现出色。它提供灵活的逻辑资源以支持根据需求定制功能（如增加错误检测和流控）的设计。 **初始设计步骤包括：** 1. 分析所需参数，例如波特率、数据位数等。 2. 使用硬件描述语言编写代码。 3. 通过模拟验证行为是否符合预期。 4. 将逻辑设计映射到物理资源上进行布局布线。 5. 在实验板上测试UART接口的通信性能。在早期阶段可能存在的文件，如“UART_initial”，很可能包含基本结构或配置信息。开发者可以利用这个起点来理解和改进现有的UART设计或者作为其他项目的参考基础。 FPGA上的UART设计需要深入理解数字逻辑和协议特性。通过Lattice FPGA实现这一目标不仅能获得高度定制化的通信解决方案，还能充分利用其低功耗及体积小的优势，在嵌入式系统与物联网应用中发挥重要作用。