（Verilog）夏宇闻老师教材中简化的RISC CPU设计。
5星
- 浏览量: 0
- 大小:None
- 文件类型：None
简介：
经过充分的调试，该方案在Quartus13.1环境下进行的综合验证和仿真结果均显示无误，并且生成的波形符合预期。此外，我们对复位以及时钟生成器（clock gen）的时钟触发沿进行了精细的调整。
全部评论 (0)
还没有任何评论哟~
简介：
经过充分的调试，该方案在Quartus13.1环境下进行的综合验证和仿真结果均显示无误，并且生成的波形符合预期。此外，我们对复位以及时钟生成器（clock gen）的时钟触发沿进行了精细的调整。
