
DesignCon 2019 TI 论文:基于电路与通道仿真的 LPDDR4X 接口分析-综合文档
5星
- 浏览量: 0
- 大小:None
- 文件类型:PDF
简介:
本文为DesignCon 2019上TI公司发表的论文,主要内容是关于LPDDR4X接口的详细分析和仿真研究,涵盖了电路及通道层面。
随着DDR4的推出,内存接口分析从传统的设置保持方法转变为基于掩码的方法。这一变化促使EDA工具开发新的后处理与合规性检查技术以及新方法。LPDDR4通过降低供电电压减少了余量,而LPDDR4X进一步加剧了这种情况,使得功耗意识下的信号完整性(SI)分析变得必要,并影响提取和建模方式。对于高可靠性的应用来说,进行比特错误率(BER)分析也变得非常有吸引力,这进一步打破了传统方法。
在DesignCon2019会议上,德州仪器(Texas Instruments, 简称TI)的Snehamay Sinha和Tapobrata Bandyopadhyay以及Cadence公司的Ken Willis共同发表了一篇关于“使用电路与通道仿真分析LPDDR4X接口”的论文。他们分享了在这一新领域中面临的挑战及应对方法。
研究动机主要来自数据速率和功率需求,这些因素促使TI利用LPDDR4X内存接口为新的汽车应用开发设计。由于在4.266Gbps的数据速率下存在显著的信号完整性问题,需要进行详细的建模与仿真。目标应用要求高可靠性,因此量化接口比特错误率(BER)性能变得非常重要。
LPDDR4X是LPDDR4的一个版本,在降低Vddq操作电压以减少功耗方面表现出色。其Vddq从1.1伏降至0.6伏,降幅达45%。
主要挑战包括在供电电压(和摆幅)下降的情况下满足LPDDR4眼图掩码高度的要求。在4.266Gbps下,需要达到120mV的眼图掩码要求,并且高可靠性需求则增加了比特错误率(BER)分析的必要性。
论文概述了应对这些挑战的技术方法,包括电路和通道仿真的开发。他们提出了一套技术用于高速度、低电压下的准确提取与建模,这是实现LPDDR4X接口可靠性的关键。由于目标应用要求高性能及高可靠性,除了传统的信号完整性分析外,还必须采用基于比特错误率(BER)的分析。
论文还介绍了项目进展以及附加的分析能力情况。这包括在高速度下进行模拟和硬件验证的新动态,并且说明了如何使用仿真工具预测并改善实际硬件性能。
通过这种仿真分析,可以有效地识别与解决在高速内存接口设计中可能遇到的信号完整性问题。不仅可以帮助设计师在产品制造前预测潜在的问题,还能减少成本及开发周期,对提高设计质量具有重要意义。此外,还可以利用仿真验证诸如信号通道布局、终端匹配和驱动器接收器性能等的设计选择,并评估它们对信号完整性和系统可靠性的影响。
论文中的专家们探讨了如何通过仿真优化LPDDR4X接口设计,并强调在高速内存接口中进行严格信号完整性分析及BER分析的重要性。这种方法确保在高数据速率与低功耗要求下,内存接口能满足预定的性能标准和可靠性需求。
全部评论 (0)


