
基于IEEE 754标准的浮点数乘法器设计
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本研究旨在设计一种高效的浮点数乘法器,严格遵循IEEE 754标准,致力于提升计算精度与速度,在高性能计算中具有广泛应用前景。
本设计是基于FPGA的浮点乘法器设计,两个浮点数采用IEEE754标准表示,程序使用Verilog语言编写。
全部评论 (0)
还没有任何评论哟~


简介:
本研究旨在设计一种高效的浮点数乘法器,严格遵循IEEE 754标准,致力于提升计算精度与速度,在高性能计算中具有广泛应用前景。
本设计是基于FPGA的浮点乘法器设计,两个浮点数采用IEEE754标准表示,程序使用Verilog语言编写。


