利用FPGA构建的宽带步进频率信号源设计。

简介：
本研究致力于基于FPGA的宽带步进频率信号源设计。该LS波段宽带步进频率信号源巧妙地融合了DDS（直接数字合成器）和锁相环（PLL）芯片的优势，并在FPGA的综合配置与控制下，成功实现了满足设计需求的频率源功能，旨在为读者提供参考和学习。作为通信系统、雷达系统以及各类仪器仪表等现代电子系统中的核心组成部分，频率源的性能直接决定了整个系统的稳定性和可靠性。本文重点探讨了一种考虑FPGA卓越系统集成能力和精确时序控制性能的宽带步进频率信号源设计方法。具体而言，设计方案选用Xilinx公司spartan3系列FPGA对频率源模块进行配置与控制，从而确保输出频率能够完全满足预定的设计规格。用于频率合成的应用中，采用了ADI公司的高性能宽带频率合成器芯片ADF4350，该芯片集成了VCO（电压控制振荡器）、鉴相器、电荷泵以及分频器等关键组件，并具备低噪声杂散PLL的功能。VCO的基波输出频率范围扩展至2.2 GHz到4.4 GHz之间，并支持小数和整数N分频模式。通过1/2/4/8/16分频电路，可以灵活地产生带宽在137.5 MHz到4.4 GHz之间的任意所需频率。ADF4350频率合成器的参考输入频率fREF由外部电路提供，经过芯片内部R分频器后馈入鉴相器作为鉴相参考信号FPFD。射频输出RFOUT的反馈信号经过内部N分频器处理后得到的输出频率FN被鉴相器用于相位比较。鉴相器的相位差转换结果被转化为与相位差成比例的脉冲信号，并供给电荷泵。电荷泵则产生包含误差信息的推拉电流，随后通过环路滤波器进行积分转换，从而获得携带相位差信息的调谐电压。该调谐电压再被反馈至VCO的压控端进行精确控制和输出相应的目标频率。本文所设计的宽带步进频率信号源的关键参数包括工作频段范围在1.1 GHz到2.124 GHz之间、射频输出步进间隔为2 MHz（即每个扫描周期输出512个不同的扫描点），以及可调的输出功率参数。此外，单频点相位噪声优于-90 dBc/Hz@10 kHz，杂散噪声水平优于-60 dBc。通过DDS技术对FPFD产生的宽带步进频率信号进行精细控制时, 内部寄存器的分频值保持不变, 因此锁相环失锁时间非常短, 显著提高了频率输出杂散抑制性能, 从而满足了设计提出的严格要求。整体实现流程如图2所示。总而言之, 本文提出的设计方法能够有效实现高阶性能的频率输出, 充分满足宽带步进频率信号源的设计需求, 并兼具良好的精度表现以及出色的杂散抑制特性.