针对Xilinx FPGA开发板的HDL验证程序支持包：用于Xilinx FPGA及Zynq SoC上的调试与测试...

简介：
该支持包专为Xilinx FPGA和Zynq SoC设计，提供全面的硬件描述语言（HDL）验证工具，助力开发者高效完成电路板调试与功能测试。 用于Xilinx FPGA板的HDL Verifier支持包包含FPGA环（FIL）仿真的板定义文件，适用于受支持的Xilinx FPGA及Zynq SoC板。通过 FIL 仿真，可以在真实硬件中利用MATLAB或Simulink测试现有的任何 HDL 设计代码。当设计在 Xilinx FPGA 或 Zynq SoC 上运行时，FPGA 数据捕获功能使您能够在 MATLAB 中观察来自设计的信号，并且可以使用这些信号进行分析和验证。此外，支持包中的 MATLAB as AXI Master IP 可以直接从 MATLAB 读取或写入板载存储器位置，同时还可以利用DSP System Toolbox中的Logic Analyzer查看它们。