基于Verilog的多周期CPU的设计

简介：
本项目致力于设计并实现一个多周期CPU，采用Verilog硬件描述语言进行电路级编程。通过优化指令集架构和数据通路设计，以提高处理器性能与可扩展性。 本项目主要利用Verilog语言设计一个基于MIPS架构的CPU。该项目包括指令存储器、寄存器堆、ALU（算术逻辑单元）、取指令部件、数据存储器、立即数处理单元、主控制器以及ALU控制单元的设计和实现。将这些组件集成到一起形成数据通路，并结合控制单元合成完整的CPU，然后在开发板上进行验证。此外，基于该CPU完成了串口收发数据的驱动程序编写及下板测试，功能正确无误。该项目代码是为EP4CE10F17C8开发板设计的，可以直接下载到此开发板上运行；对于其他型号的开发板，则只需稍作修改即可使用。