设计一套通用的寄存器组，包含16位的寄存器，并提供报告。

简介：
构建一个通用的寄存器组，以满足以下具体规格：首先，该寄存器组包含四个16位的寄存器单元。其次，当复位信号reset被置为0时，整个寄存器组中的所有四个寄存器将被初始化为零值。第三，该寄存器组配备了一个写入端口，其行为如下：当DRWr信号为1时，在时钟clk的上升沿期间，数据总线上的数据将被写入到DR[1..0]指定的寄存器中。第四，该寄存器组具备两个读出端口，这些端口由控制信IDC进行分别管理和控制，它们对应于算术逻辑单元的A口和B口。通过设置IDC为0或1，可以实现选择目的操作数或选择源操作数的切换功能。最后，设计方案应采用层次化设计方法。底层实现包含三个设计实体：一个通用寄存器组数据输入模块，它包含四个16位寄存器并具备复位功能以及允许写入的功能；一个4选1多路开关用于选择要读出的特定寄存器；以及一个2路数据分配器用于实现双端口的数据输出。整个顶层设计将构成一个完整且实用的通用寄存器组系统。