CMOS 高速 SAR ADC 的设计

5星

浏览量: 0

大小:None

文件类型：PDF

简介：
本研究提出了一种节能高效型CMOS架构的SAR模数转换器，在支持高达100 GS/s采样率的同时具备良好的适用性特征，在现代高速光通信系统中发挥着关键作用。通过结合交错比较器、动态存储单元、冗余电容阵列以及深度沟槽参考缓冲电路等创新模块，在提升转换速度的同时显著优化了能效表现。该架构采用交叉设计策略配合1:16无源采样机制，在保证宽频段的同时实现了高线性度目标。整机方案基于32 nm SOI工艺制程完成，在单通道模式下的功耗控制在3.1 mW水平上，并通过精密的时间优化确保了低抖动特性和高精度输出特性以满足国际标准要求。研究详细阐述了恒定共模数字模拟 converter（CDAC）、分数参考电压生成电路、异步时序控制逻辑以及状态检测机制的设计思路与实施方法，在综合考量速度、功耗与面积效率的基础上形成了完整的解决方案框架。实验数据表明，在90 GS/s工作状态下测得信噪比失真比达到36 dB以上（截止至19.9 GHz频段），输出 figure-of-merit 达到 203 fJ/conv-step，并成功验证了该方案在高性能 ADC 领域的技术领先水平

全部评论 (0)

还没有任何评论哟~

客服

针对SAR ADC的CMOS比较器设计

优质

本研究专注于开发适用于高速数据采集系统的SAR ADC中高效、低功耗的CMOS比较器。通过优化电路结构和工艺参数，提升比较器性能，推动高性能模拟集成电路的发展。本段落提出了一种带有时钟控制的可再生比较器设计，特别适用于时间上离散化的信号处理。该设计基于传统前置预放和锁存级联结构，并通过引入交叉耦合负载、复位及钳位技术，在速度与精度方面超越了文献[3]中的方法。本段落重点讨论了用于SAR ADC（逐次逼近型模数转换器）的CMOS比较器的设计，着重于提升其工作速度和测量精确度。作为ADC的核心组件之一，CMOS比较器在模拟信号向数字信号转化过程中扮演着判断输入电压大小的关键角色。设计中采用了带有时钟控制的可再生比较器结构，该方案特别适合处理时间间隔固定的离散化信号。此设计方案中的比较器包含两极前置放大模块，并运用了交叉耦合负载、复位和钳制技术。传统前置放大电路通常由差分输入对、伪电流源及交叉耦合负载构成，其中正反馈机制通过调整管子的宽长比来实现。然而，这种设计虽然增加了增益但同时也可能降低信号传输速度。为解决这一问题，本方案引入了复位功能，并利用时钟RS控制比较器在每次比较前恢复初始状态，从而加快翻转速率。此外，在输出端使用钳制二极管或MOS管来限制电压摆幅范围，确保快速响应时间并提高整体性能表现。第三级设计为锁存式比较器结构，采用可再生比较器（即锁存器）模式，并利用两相非重叠时钟进行控制。当Q1信号处于高电平状态时，比较器进入复位阶段；随后在正反馈作用下调整电压值，在Q2信号转为高电平时输出最终的比较结果。值得注意的是，前置放大模块的-3dB带宽约为50MHz，确保了快速信号放大的能力。同时锁存器输入特性决定了其达到稳定状态所需的时间长度。综上所述，通过引入创新性的CMOS比较器结构，并结合时钟控制、复位功能及钳制技术的应用，本设计成功地提高了SAR ADC中比较器的工作速度和测量精度，在高精度与高速度的模数转换应用领域具有重要的意义。

关于12位高速SAR ADC的设计与实现

优质

本项目聚焦于设计和实现一款具备高性能的12位高速逐次逼近型模数转换器(SAR ADC)，旨在满足现代电子系统对高精度快速数据采集的需求。本段落探讨了12位高速SAR ADC的设计与实现目标为达到80 MSs的采样率。文章首先介绍了SAR ADC的优点及其应用场景，并深入研究并设计了高速SAR ADC中的主要功能模块，包括采样保持电路、数模转换器（DAC）、比较器和多相时钟电路等。在采样保持电路的设计中，采用了栅压自举开关与下极板采样的技术方案以提升精度及降低噪声。对于数模转换器，则采用含冗余位的分段式结构来提高转换速度并减少高段电容阵列中的非线性误差。比较器部分使用了动态预放大级再生型设计，从而在低功耗的同时提高了运行效率。针对多相时钟产生电路的问题，通过数字校准技术提升了时钟信号频率的稳定性，并解决了传统方法中易受工艺、电压和温度变化影响导致时钟频率不稳定的难题。基于40纳米CMOS工艺进行核心版图设计后，芯片尺寸为540微米×70微米。在1.2伏电源供电条件下，模拟数字转换器的功耗仅为4.06毫瓦，并可实现80 MSs的最大采样率；其无杂散动态范围（SFDR）达到77.9分贝、信噪失真比（SNDR）为71.2分贝，优值（FOM）则达到了17.5飞焦耳/转换步骤，并且有效位数（ENOB）为11.5比特。综上所述，根据设计和实验结果表明，所研发的高速SAR ADC已成功达到预期性能指标，在实际应用中具有广阔的前景。

高效能低能耗高速SAR ADC的设计_劉純成.pdf

优质

本论文探讨了设计一种高效的低能耗、高速SAR模数转换器（ADC）的方法，作者刘纯成在文中详细分析并优化了电路结构以满足高性能与节能的需求。本论文提出了三种用于逐次逼近寄存器（SAR）模拟-数字转换器（ADC）的设计技术。根据概念验证原型的测量结果，这三项提议的技术能够提高运行速度并实现优秀的能源效率。第一项技术是一种单调电容切换程序。与使用传统程序的转换器相比，平均切换能量和总采样电容分别减少了约81.3%和50%。在0.13-μm 1P8M CMOS工艺中实现了具有提议单调电容切换程序的10位、50 MS/s SAR ADC。原型ADC从1.2V电源消耗了0.92 mW，有效位数（ENOB）为8.48比特。由此产生的性能指标（FOM）是52 fJ转换步骤。然而，输入公共模式电压变化导致的信号依赖偏移会降低ADC的线性度。为此，我们提出了一种改进的比较器设计来避免这种线性度下降问题。此外，为了避免使用高于采样率频率的时钟信号，我们采用异步控制电路内部生成所需的控制信号。修订后的原型同样在0.13-μm 1P8M CMOS工艺中实现。它从1.2V电源消耗了0.826 mW，并实现了9.18比特的有效位数（ENOB）。由此产生的性能指标（FOM）是29 fJ转换步骤。

高速ADC的电源设计策略

优质

本文探讨了针对高速模数转换器（ADC）优化电源设计的重要性及具体方法，旨在提升信号完整性与系统性能。如今许多应用需要高速采样模数转换器（ADC）具有12位或以上的分辨率，以实现更精确的系统测量。然而，更高的分辨率也意味着系统对噪声更加敏感；每增加一位分辨率，例如从12位提高到13位，系统的噪声敏感度就会翻倍。因此，在设计ADC时，设计师必须关注一个常被忽视的噪声源——即电源噪音。由于ADC是一种非常灵敏的器件，为了达到数据手册中所规定的性能指标，所有输入端（包括模拟、时钟和电源等）都应得到同等重视。当今电子行业的一个流行趋势是新产品的设计需要在降低成本的同时实现“绿色环保”。具体到便携式应用领域，则意味着要减少功耗、简化散热管理以及提高电源效率，并以此来延长电池的使用时间。然而，大多数ADC的设计都需要在这类要求下进行优化。

基于FPGA的高速ADC采样设计

优质

本项目专注于开发基于FPGA技术的高速模数转换器(ADC)采样系统，旨在提高数据采集速率与精度，适用于雷达、通信和医疗成像等高性能应用领域。基于FPGA的高速AD采样设计主要涉及如何利用现场可编程门阵列（FPGA）实现高效的模拟信号到数字信号转换过程。该设计方案通常包括选择合适的ADC芯片、优化数据传输路径以及提高系统的整体处理速度等方面，以满足高性能应用的需求。

基于FPGA的高速ADC采集设计.pdf

优质

本论文探讨了基于FPGA技术实现高速ADC数据采集的设计方案，详细分析了硬件架构与系统性能优化策略。本段落档《基于FPGA的高速AD采集设计.pdf》主要探讨了如何利用现场可编程门阵列（FPGA）技术实现高效的数据采集系统。文中详细介绍了硬件配置、软件开发流程以及性能测试等关键环节，为从事相关领域研究和应用的技术人员提供了有价值的参考信息和技术指导。

基于10位SAR ADC的高精度比较器电路设计

优质

本研究提出了一种基于10位SAR ADC的高精度比较器电路设计方案，旨在提高ADC的整体性能和精度。通过优化电路结构与参数配置，实现低功耗、高速度及高线性度的目标，适用于高性能数据采集系统。本段落提出了一种用于10位逐次逼近型模数转换器（SAR ADC）的高精度比较器设计，该比较器具有较高的精度与较低的功耗特点。采用差分结构前置放大电路来提高输入信号的精确度，并通过隔离效果减少锁存器回踢噪声和失调电压的影响。动态锁存电路使用两级正反馈机制以加快比较速度；输出缓冲级则增强了驱动能力和优化了波形调整性能。该设计基于SMIC 65 nm CMOS工艺技术实现，利用Cadence公司的Spectre系列软件进行仿真测试，在2.5 V工作电压和2 MHz采样频率条件下得出：所提出的高精度比较器的分辨率为0.542 5 mV、11位精度以及失调电压为1.405 μV；静态功耗仅为63 μW。该设计已成功应用于实际的10位SAR ADC器件中。

高速ADC电源设计详解方案

优质

本手册深入解析了针对高速ADC应用的最佳电源设计方案，涵盖从基础理论到实践技巧的全面指导。本段落介绍了了解高速ADC电源设计所需的各种测试测量方法。为了确定转换器对供电轨噪声的敏感度，并确认供电轨需要达到怎样的噪声水平才能使ADC实现预期性能，有两种测试非常有用：一种称为电源抑制比（PSRR），另一种是电源调制比（PSMR）。

高性能CMOS运算放大器的高速高增益设计(2009年)

优质

本文探讨了在2009年的背景下，针对高性能CMOS运算放大器的设计挑战，提出了一种能够实现高速和高增益特性的创新方法。文章详细分析了电路结构优化、负载驱动能力提升及噪声抑制策略，以期满足现代电子系统对信号处理速度与精度的严格要求。设计了一种应用于采样保持电路中的高速高增益运算放大器。该运放采用全差分增益提高型共源共栅结构，并在输入信号通路上加入适当的补偿电容，以消除零极点对建立时间的影响。同时优化了主运放的次级极点，提高了相位裕度。通过0.35μm CMOS工艺仿真验证，该运放的开环直流增益达到了106 dB，单位带宽为831 MHz（负载电容为8 pF），相位裕度达到60.5°，压摆率为586 V/μs。这些性能指标满足了在12位50 MS/s流水线ADC中采样保持电路的应用需求。