DPWM_Verilog_PLL_Verilog_DPWM_
5星
- 浏览量: 0
- 大小:None
- 文件类型：None
简介：
本项目包含一个数字脉宽调制器（DPWM）和相位锁定环路（PLL）的Verilog实现，适用于高性能嵌入式系统中精确时钟信号与控制信号的生成。
用Verilog实现数字脉宽调制模块主要包括锁相环、计数器和多路选择器三个主要部分。
全部评论 (0)
还没有任何评论哟~
简介：
本项目包含一个数字脉宽调制器（DPWM）和相位锁定环路（PLL）的Verilog实现，适用于高性能嵌入式系统中精确时钟信号与控制信号的生成。
用Verilog实现数字脉宽调制模块主要包括锁相环、计数器和多路选择器三个主要部分。
