湖南工程学院象棋计时系统设计报告

简介：
《湖南工程学院象棋计时系统设计报告》详述了一套专为象棋比赛设计的电子计时系统的开发过程。该报告涵盖了从需求分析、硬件选型到软件编程，以及最终测试和部署的所有阶段，并探讨了此创新技术在提高赛事效率与公平性方面的作用。 以FPGA为核心器件，并利用VHDL进行设计制作一个用于棋类比赛的计时钟系统。该系统的功能需求如下： 1. 计时器能够分别对甲乙双方的比赛规定用时进行计时，在时间耗尽后自动切换到读秒模式。 2. 为甲乙双方各设定了两小时的规定使用时间，设计了各自的定时器，并通过数码管显示已使用的小时和分钟（范围从0:00至1:59），每秒钟更新一次。 3. 当规定的时间用完之后，系统会将计时模式切换到读秒阶段。此时的倒计时为三十秒内必须完成一步棋的动作，以数字形式在数码管上显示剩余时间（30～00）。当倒计时归零即代表超时，则发出警报信号。 4. 系统设有暂停/继续键，在规定时间内按下此键可使本方的定时器停止并开始对方的时间；而在读秒阶段，该按键可以将当前时间重置为29秒，并启动对手的倒计时。 5. 设有一个系统复位按钮。当比赛结束需要重新开始时，按此按钮可以使所有参赛者的计时器恢复到初始状态（即0:00）。