
环路频率合成器转换参考设计-电路方案
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本设计提供了一种高效的环路频率合成器解决方案,适用于多种通信设备。通过优化参考时钟的选择与配置,确保了信号的稳定性和低相位噪声,是进行无线通讯产品研发的重要参考资料。
本设计提供了一个低相位噪声的转换环路频率合成器(也称为偏移环路)参考方案。该电路板主要包括ADF4002 合成器、AD8065 运算放大器、HMC512 压控振荡器 (VCO) 和超低噪声低压差稳压器 (LDO)。此电路将ADF4002锁相环 (PLL) 的较低 100 MHz 参考频率转换到 5.0 GHz 至 5.4 GHz 的较高频率范围,后一范围由本振 (LO) 频率决定。
与仅采用 PLL 的频率合成器相比,这种设计的相位噪声非常低(<50 fs)。其原因在于ADF4002整数 N 分频 PLL 使用了极低的N值来控制压控振荡器(VCO),从而减少了PLL中的N值对相位噪声性能的影响。在本例中,ADF4002鉴频鉴相器 (PFD) 运行频率为 100 MHz,并且 N = 1。
所用器件参数如下:
- ADL5801:高IP3、10 MHz至6 GHz有源混频器
- HMC512: 集成了Fo/2和4分频SMT的VCO,频率范围为9.6 GHz至10.8 GHz
- ADF4355-2: 微波宽带集成 VCO 的频率合成器
- AD8065 : 性能卓越、速度高达 145 MHz 的FastFET运算放大器
- ADP151: 超低噪声、提供200 mA电流的CMOS线性调节器
- ADM7150: 提供800 mA输出,具有超低噪声和高电源抑制比(PSRR)特性的RF线性稳压器
- ADF4002 : 鉴相器/PLL频率合成器
全部评论 (0)
还没有任何评论哟~


