基于Verilog的AT24C02C EEPROM读写FPGA模块，已通过上板测试，欢迎放心下载使用

简介：
本资源提供基于Verilog编写的AT24C02C EEPROM读写FPGA模块代码，经过实际电路验证无误，可直接应用于相关项目开发中。 使用Verilog语言并通过FPGA控制AT24C02C EEPROM，在硬件连接上需注意根据A2、A1、A0电平确定Device Address字节内容。本设计中，设置为A2=0, A1=0, A0=1。整个项目由三个模块组成：iic.v是IIC通讯子模块，可以实现特定地址的读写功能，并且一次操作一个字节；iic_ctrl.v 是上层的应用子模块，主要使用vio控制8个字节接口，在使能后将数据配置到预设的8个地址中（范围为0xx0~0xFF,共256byte）。系统上电时rst置1后，会从EEPROM读取这8个字节的数据用于其他功能模块的配置。用户可以根据实际需要修改这些设置，并可以添加ILA来观察相关的时序控制逻辑。TOP.v是顶层模块，其外部接口包括rst复位、sys_clk系统时钟以及I2C_SDA和I2C_SCL数据线与时钟线。 开发过程中需要注意调试细节及注意事项，稍后会分享一些心得总结。