
System Verilog代码中的CRC7部分
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本段介绍System Verilog中实现CRC7校验的具体代码和方法,探讨其在数据通信与存储系统中的应用。
本段落介绍如何使用System Verilog代码构建CRC7的UVM验证环境。使用的工具是Quartus II 13.1(64位),器件库为MAX V。编写了一个简单的Verilog CRC7模块,并在ModelSim 10.2c中进行仿真。尽管ModelSim自带了UVM库,但未找到其自带的uvm_dpi.dll文件,因此需要重新编译一次。本段落的操作环境是Windows 10系统,下载并安装了uvm-1.1d版本(目前最新版本为1.2d),并将它正确放置好。
全部评论 (0)
还没有任何评论哟~


