
基于Verilog HDL的倒计时器及视频驱动
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本项目采用Verilog HDL语言设计了一个多功能倒计时器和视频信号发生器,适用于数字系统课程实验与FPGA应用开发。
用Verilog HDL编写的倒计时器能够在显示器上显示,并支持开始、暂停和复位功能。
全部评论 (0)
还没有任何评论哟~


简介:
本项目采用Verilog HDL语言设计了一个多功能倒计时器和视频信号发生器,适用于数字系统课程实验与FPGA应用开发。
用Verilog HDL编写的倒计时器能够在显示器上显示,并支持开始、暂停和复位功能。


