
Vivado 中的 FM 调制解调实现
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本项目在Xilinx Vivado平台上采用Verilog硬件描述语言实现了FM信号的调制与解调功能,适用于通信系统中的频谱效率提升和数据传输。
内容名称:FM 调制解调(VIVADO)工程代码
工程环境:Xilinx VIVADO 2018.3
内容概要:
本项目采用正弦波作为调制信号,进行 FM 调制和解调操作。其中解调模式为包络检波方式。在该工程项目中,用户可以根据自身需求调整信号的频率、幅度等参数。
工程使用 Verilog 语言编写,并借助 Xilinx VIVADO 中 DDS 和 FIR 等 IP 核来辅助设计工作;通过 MATLAB 软件生成滤波器系数文件。所有 HDL 源码、IP 源码及 .coe 文件均已打包好,便于下载和使用。
该工程经过 Testbench 测试验证无误,用户可以放心地进行仿真操作。有关于项目的建立过程、代码实现原理以及仿真测试的具体讲解等内容已在博客中展示出来,方便读者理解和学习。
适合人群:FPGA(VIVADO)使用者且熟悉 Verilog 语言的人群。
阅读建议:结合主页中的相关文章来辅助理解本项目内容。
全部评论 (0)
还没有任何评论哟~


