Synopsys软件介绍《一》

简介：
本篇文章为《Synopsys软件介绍》系列的第一篇，旨在简要概述Synopsys公司的背景及其在电子设计自动化领域的领导地位，并初步介绍其核心产品与服务。 Synopsys软件简介 一. Astro Astro是Synopsys为超深亚微米IC设计提供的优化、布局及布线的设计环境。它能够满足5000万门规模，时钟频率达GHz水平，并在0.10um工艺节点以下进行生产的SoC设计的工程和技术需求。Astro卓越的优化和布局布线能力主要得益于Synopsys集成其中的新技术PhySiSys以及Milkyway DUO结构。 二. DFT DFT Compiler提供独特的“一次测试综合”技术和方案，与Design Compiler、Physical Compiler系列产品整合在一起，包含强大的扫描式可测性设计分析、综合和验证技术。它使设计师能够在早期阶段快速且方便地实现高质量的测试分析，并确保时序需求和测试覆盖率要求同时满足。DFT Compiler支持RTL级及门级的扫描测试规则检查，以及基于约束条件下的扫描链插入与优化，并进行失效覆盖度分析。 三. TetraMAX TetraMAX ATPG是市场上最强大且易于使用的自动测试向量生成工具之一。针对不同的设计需求，它能够在短时间内生成具有最高故障覆盖率和最小数量的测试向量集。此工具支持全扫描及非完全扫描的设计，并提供故障仿真与分析能力。 四. Vera Vera验证系统满足高效、智能、高层次的功能验证需要，使用户能够创建灵活且自我检查的测试用例并将其整合到test-bench中以全面测试设计电路。该系统已被Sun、NEC和Cisco等公司广泛使用于从单片ASIC至复杂计算机网络系统的各种产品验证工作当中。Vera验证系统适用于各个层次的功能验证，其特点包括与设计环境紧密集成、启发式及全随机性测试生成能力以及数据协议建模和功能代码覆盖率分析。 五. VCS VCS是一款编译型Verilog模拟器，支持OVI标准的Verilog HDL语言、PLI和SDF。它具有行业领先的仿真性能，并且其内存管理能力足以处理千万门级ASIC设计；同时保证深亚微米工艺节点下签核所需的高精度要求。结合节拍式算法与事件驱动机制，VCS具备高性能、大规模及高准确度的特点，适用于从行为级到RTL乃至签核阶段的各种仿真需求。 六. Power Compiler Power Compiler提供简便的功耗优化能力，并且能够自动将设计中的能耗降至最低；同时具有综合前预估功耗的能力以帮助设计师更好地规划其分布。作为唯一一款可以同步优化时序、功率和面积的设计工具，它被嵌入到Design Compiler/Physical Compiler之中并为低能耗设计提供了快速实现的途径。