基于FPGA快速进位链的时数转换电路

简介：
本设计提出了一种基于FPGA技术的高效时数转换电路，利用先进的快速进位链机制优化了计时信号处理速度与精度，适用于高精度计时和控制系统。 设计了一种基于FPGA快速进位链的时间-数字转换电路。该电路采用延迟内插技术，并引入双链结构以消除建立/保持时间对寄存器阵列输出结果的影响。通过半周期平均延迟测试法，在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率。此外，使用使能控制模块将寄存器阵列输出结果的锁定时间限制在一个时钟周期内。利用FPGA Editor软件对该电路中单级延迟宏单元进行配置，并通过用户约束文件替代传统的手工布局布线，使得该电路具有可移植性。最后，采用此电路对实测芯片中的CLB组合开关参数进行了测试，结果显示满足数据手册提供的参数值范围。