
FPGA对实时流水线连通域标记算法的实现。
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本文将详细阐述一种我于两年前自行研发的,通过FPGA硬件加速实现的二值图像连通域标记算法。该算法的核心在于其采用逐行扫描的流水线结构,具体而言,它仅需存储有限数量的图像行数据,并在这些预先确定的固定时间内便能得出结果,从而实现了极高的实时性,计算延迟仅限于这些存储的行数。此外,该算法在FPGA上的实现无需依赖外部SRAM或DDR存储器来缓存图像数据。更重要的是,该算法的性能不会因连通区域数量的增加而显著下降,这是由于其流水线架构所带来的优势:处理目标增多不会导致整体速度变慢。因此,该算法在PC平台上的高速实现也具备相当大的潜力。
全部评论 (0)
还没有任何评论哟~


