VHDL与EDA技术期末考试卷及答案
5星
- 浏览量: 0
- 大小:None
- 文件类型：None
简介：
本资料包含了关于VHDL（硬件描述语言）和EDA（电子设计自动化）技术的期末考试试卷及其详细解答，适用于学习数字电路设计及相关课程的学生参考使用。
EDA技术与VHDL的相关期末复习题包括选择、简答及程序题，并附有答案解析，适合通信工程专业、电子信息以及自动化专业的学生在必修或选修课程的期末考试中使用，同时也适用于考研练习。题目难度较低，知识点均能在课本中找到。
以下是其中一道选择题：
5．以下关于状态机的描述正确的是_B_
A. Moore型状态机其输出是当前状态和所有输入的函数
B. 与Moore型相比，Mealy型的状态机在输出变化上要领先一个时钟周期
C. Mealy型状态机其输出仅取决于当前状态
D. 以上都不对
6．下列标识符中不合法的是_B_
A.PPO B.END C.Not-Ack D.sig
7．大规模可编程器件主要有FPGA和CPLD两类。关于CPLD结构与工作原理的描述，以下正确的是_C_。
A. FPGA是现场可编程逻辑器件的英文简称
B. CPLD基于查找表结构构建而成
C. 早期的CPLD是从GAL（通用阵列逻辑）的发展而来的
D. 在Altera公司中
全部评论 (0)
还没有任何评论哟~
