2021年电子科技大学计算机体系结构实验报告第2章。

简介：
【2021计算机体系结构实验二：五级流水线CPU设计报告】本实验旨在通过对单周期CPU代码的扩展，构建并验证具有五级流水线结构的中央处理器。具体而言，该设计包含以下几个关键步骤：首先，在单周期CPU的代码基础上，引入流水线机制，并通过补充相应的代码来实现五级流水线结构的构建，包括IF_ID级流水线寄存器（instruction_register）、ID_EXE级流水线寄存器（id_exe_register）、EXE_MEM级流水线寄存器（exe_mem_register）以及MEM_WB级流水线寄存器（mem_wb_register）。其次，按照预定的规范对所有必要的寄存器和数据存储器进行初始化操作。随后，对所实现的流水线CPU进行仿真实验，以验证设计的正确性并深入分析自定义指令序列在执行过程中的运行结果，特别是通过写入指令存储器来进行测试。最后，利用自编写的代码进行进一步的测试和验证。