Advertisement

8051微控制器可采用VHDL或Verilog语言实现开源内核。

  •  5星
  •     浏览量: 0
  •     大小:None
  •      文件类型：None

简介：
我个人也使用过基于此IP核的系统，发现其性能非常出色，无需调整系统时钟到12分频，因此其运行速度达到了普通51单片机的12倍。该系统内部包含了详细的程序说明以及内核结构的详尽阐述。2011年8月25日新增说明：为了方便初次使用者理解，这里以Quartus II平台为例进行演示。首先，将顶层文件实例化到工程中，然后将编译生成的51单片机可执行文件（例如hex文件）加载到该IP核的配置ROM中，即可顺利运行。希望大家都能取得良好的体验！

全部评论 (0)

还没有任何评论哟~
客服
客服
客服关闭
  • 适用于8051的开源内核，支持VHDL和Verilog
    优质
    这是一个专为8051微控制器设计的开源硬件内核项目，兼容VHDL和Verilog硬件描述语言，便于用户进行FPGA开发与研究。 我使用的是这个IP核，非常好用。系统时钟不需要12分频，因此速度是普通51的12倍，并且还提供了详细的程序说明以及内核结构介绍。 在2011年8月25日添加：考虑到许多朋友不知道如何使用该IP核，在这里以Quartus II平台为例进行说明。将最顶层文件例化到工程中，然后把编译好的51生成文件（如hex等）加载到51内核的配置ROM里就可以运行了。祝大家好运。
     
  • 采用VHDL语言设计的实用电梯控制器
    优质
    本项目采用VHDL语言开发了一种高效能电梯控制系统，实现了对电梯运行状态的精确控制与管理。 电梯的输入信号分析涵盖了外部输入信号与内部输入信息两方面内容。在外部环境中，每层楼需要设置上升请求按钮及下降请求按钮；特别地，一楼仅设有上升请求按钮，六楼则仅有下降请求按钮。此外，在电梯内还存在六个前往楼层的选择按钮、提前关门和延时关门的控制选项。 对于输出信号分析也包括了对外部与内部两方面的考量：外部输出信息包含指示灯显示（表明上下行需求是否被激活）、当前所在楼层以及运行方向；而内部则涉及各个目标层选择按钮的状态反馈、超载警告提示等，并且同样需要提供关于电梯位置及运动状态的信息。 在制定电梯的操作规则时，当设备处于上升模式下，它只会响应位于其当前位置之上的上行请求信号。按照从低到高的顺序依次处理这些需求直到满足最后一个为止；如果在此期间存在更高楼层的下行请求，则电梯会直接前往最高有下降需求的位置并切换至下降状态。对于下降操作而言则遵循相反的原则。 在设计VHDL语言下的电梯控制系统时，外部数据采集模块负责收集来自按键、光敏传感器（用于检测到达层数）以及压力感应器等设备产生的各类信号；内部逻辑电路中包含16个请求输入端口——由5组上升及下降按钮构成的外层需求加上内设六个楼层选择键组成。系统未对内外部请求设定优先级，因此所有采集到的数据均需存储于特定内存单元。 中央数据处理模块作为整个系统的中枢大脑，在接收到储存的信息后会进行一系列比较与判断操作来驱动设备状态的变化；电梯的运行流程中包括了等待、上升、下降、开门、关门等八个主要阶段。此外还有超载报警和故障预警机制以确保安全运营。
     
  • 采用Verilog语言的SDRAM控制器设计与实现(含源代码)
    优质
    本项目详细介绍了基于Verilog语言的SDRAM控制器的设计及实现过程，并提供了完整的源代码。通过该控制器可有效管理SDRAM芯片的数据传输，提高系统效率和稳定性。 本段落介绍了一种基于 FPGA 的 SDRAM 存储器接口实现方法。随着信息处理任务的增加，对数据采集处理系统的要求也越来越高，需要在微处理器外部扩展存储器。SDRAM 具有价格低廉、密度高以及快速的数据读写速度等优点，在数据缓存中成为首选介质，并广泛应用于数据采集系统和图像处理系统等领域。然而，由于 SDRAM 的复杂读写逻辑及高达 100MHz 以上的最高时钟频率，普通单片机难以实现复杂的控制操作。因此，本段落提出了一种基于 Verilog 语言的 SDRAM 控制器设计方法，并提供了相应的源代码。该设计方案能够执行复杂的 SDRAM 控制任务，从而提升数据采集处理系统的性能。
     
  • VHDL和Verilog语言下的UART控制器源代码
    优质
    本资源提供基于VHDL与Verilog两种硬件描述语言编写的UART控制器源代码，适用于数字电路设计及FPGA开发学习。 UART控制器的VHDL和Verilog源码提供了硬件描述语言实现通信协议的方法。这些代码可用于设计数字电路中的串行通信接口。
     
  • 8051内核VHDL代码及文档
    优质
    本资源包含8051微控制器的核心逻辑用VHDL编写的源代码以及详细的说明文档，适用于硬件描述语言的学习与应用。 8051 CPU IP核心的VHDL代码及文档可供参考和学习。
     
  • 两份Verilog 8051内核代码
    优质
    本资料包含两个不同的Verilog实现版本的8051微控制器内核源代码，适用于数字系统设计和嵌入式应用开发学习与实践。 完整的Verilog 51内核代码有助于更深入地了解51内核的结构和功能。这段代码经过长时间寻找才获得。
     
  • OC8051_基于Verilog的开源8051软核
    优质
    OC8051是一款基于Verilog语言设计的开源8051微控制器软核。该软核完全兼容经典的8051架构，同时提供丰富的外设接口和可定制的功能模块，适用于各种嵌入式系统开发需求。 opencores上的开源8051内核的软核处理器设计包含了整个svn目录。
     
  • 基于Verilog的8051内核设计
    优质
    本项目采用Verilog硬件描述语言实现了一个兼容8051指令集的微处理器核心模块的设计与验证，适用于嵌入式系统开发。 老外写的代码挺好的，可以用单片机的代码来编写FPGA程序。
     
  • 基于Verilog的8051微控制器FPGA实现及相关文件下载
    优质
    本项目基于Verilog语言在FPGA平台上实现了8051微控制器，并提供了相关设计文档和源代码的下载服务。 8051微控制器的FPGA实现及相关Verilog代码文件可以下载。