Advertisement

Matlab代码与verilog-awgn_boxmuller: VerilogHDL在Xilinx Virtex Ultra-Scale上的实现...

  •  5星
  •     浏览量: 0
  •     大小:None
  •      文件类型：None

简介：
本项目使用Verilog HDL和MATLAB结合AWGN及Box-Muller算法，在Xilinx Virtex UltraScale FPGA上实现了高斯白噪声模拟与信号处理功能。 Matlab代码verilogawgn_boxmuller 一、引言：本段落介绍了一种在Xilinx Virtex Ultra-Scale FPGA上实现的AWGN信号发生器IP，其Fmax高达320MHz。生成器基于Box-Muller算法，并采用定点处理技术。有关精度分析的相关内容，请参考以下论文： - DULee, JD Villasenor, W. Luk 和 PHW Leong，“使用Box-Muller方法及其误差分析的硬件高斯噪声发生器”，《IEEE Transactions on Computers》，第55卷，第6期，2006年6月。 二、IP核心功能： 1. 适用于FPGA/ASIC的可综合Verilog HDL设计。 2. Bit精确的matlab定点模型。 3. 高精度性能，能够达到8.15sigma的最后一位单位精度。 4. Modelsim最新仿真环境支持。 三、性能测试 资源利用率：在Xilinx Virtex超大规模FPGA上，该IP核心使用了1767个LUT（查找表）、915个FF（触发器）、8个DSP48和2.5个BRAM36k。 最大工作频率 (Fmax) 为320MHz。

全部评论 (0)

还没有任何评论哟~
客服
客服
客服关闭
  • Matlab代码与verilog-awgn_boxmuller: VerilogHDL在Xilinx Virtex Ultra-Scale上的实现...
    优质
    本项目使用Verilog HDL和MATLAB结合AWGN及Box-Muller算法，在Xilinx Virtex UltraScale FPGA上实现了高斯白噪声模拟与信号处理功能。 Matlab代码verilogawgn_boxmuller 一、引言：本段落介绍了一种在Xilinx Virtex Ultra-Scale FPGA上实现的AWGN信号发生器IP，其Fmax高达320MHz。生成器基于Box-Muller算法，并采用定点处理技术。有关精度分析的相关内容，请参考以下论文： - DULee, JD Villasenor, W. Luk 和 PHW Leong，“使用Box-Muller方法及其误差分析的硬件高斯噪声发生器”，《IEEE Transactions on Computers》，第55卷，第6期，2006年6月。 二、IP核心功能： 1. 适用于FPGA/ASIC的可综合Verilog HDL设计。 2. Bit精确的matlab定点模型。 3. 高精度性能，能够达到8.15sigma的最后一位单位精度。 4. Modelsim最新仿真环境支持。 三、性能测试 资源利用率：在Xilinx Virtex超大规模FPGA上，该IP核心使用了1767个LUT（查找表）、915个FF（触发器）、8个DSP48和2.5个BRAM36k。 最大工作频率 (Fmax) 为320MHz。
     
  • Matlab与Verilog代码在Xilinx RFSoC ZCU111板上的应用示例集合
    优质
    本简介集展示了如何在Xilinx RFSoC ZCU111开发板上结合使用MATLAB和Verilog语言，提供了一系列的应用实例，帮助用户掌握硬件与软件协同设计。 在该存储库中，您可以找到有关Xilinx RFSoC ZCU111板和Pynq软件（主要是C代码，有时是Python代码）的各种应用示例的集合。 我不使用任何外部工具（例如MATLAB或Simulink）进行设计。 如有必要，我可以在设计中添加自定义Verilog或VHDL IP。 我正在使用Vivado 2018.3和Pynq 2.5版本，但稍后可能会升级到新版本。 第一步是提供一个DAC（数模转换器）和ADC（模数转换器）的示例。 这是我在法国LIP6博士论文期间开发的一部分工具。
     
  • 利用Vivado和Verilog在XILINX上实现TDC的博客介绍
    优质
    本篇博客详细介绍如何使用Vivado工具及Verilog语言，在Xilinx平台上实现时间数字转换器(TDC)的设计与开发过程。 使用Verilog语言在Xilinx平台上通过Vivado工具实现高精度时间数字转换器（TDC）的开发过程有相关博客进行了介绍。
     
  • 使用Verilog在FPGA上实现USB源代码
    优质
    本项目旨在通过Verilog语言，在FPGA平台上实现USB功能的源代码编写与测试，以验证其兼容性和稳定性。 使用Verilog语言实现了对slave FIFO的同步读写，并在软件上成功进行了仿真。
     
  • MicroBlaze在Xilinx FPGA上的串口实现
    优质
    本项目探讨了如何在Xilinx FPGA硬件上利用MicroBlaze软核处理器实现串行通信接口。通过详细设计和配置，展示了从理论到实践应用的过程，适用于嵌入式系统开发学习者和技术爱好者。 使用Vivado2014.4开发工具，在Basys3开发板上进行项目开发。功能包括通过运行tcl文件来生成vivado工程，并导出到SDK，随后执行以实现串口打印功能。
     
  • Xilinx Virtex-7资料大全
    优质
    《Xilinx Virtex-7资料大全》是一本全面介绍赛灵思Virtex-7系列FPGA产品的参考书籍，涵盖了器件特性、开发工具和应用案例等内容。 资源包括： - 7series_scm.pdf - ds180_7Series_Overview.pdf - ds183_DC and AC Switching Characteristics.pdf - ds183_Virtex_7_Data_Sheet.pdf - ug470_7Series_Config.pdf - ug471_7Series_SelectIO.pdf - ug472_7Series_Clocking.pdf - ug473_7Series_Memory_Resources.pdf - ug474_7Series_CLB.pdf - ug475_7Series_Pkg_Pinout.pdf - ug476_7Series_Transceivers.pdf - ug482_7Series_GTP_Transceivers.pdf - ug483_7Series_PCB.pdf - xapp586-spi-flash.pdf - xapp587-bpi-fast-configuration.pdf
     
  • AD7606在FPGA上的Verilog实现
    优质
    本文介绍了如何使用Verilog硬件描述语言，在FPGA平台上实现ADI公司AD7606高速SAR模数转换器的数据接口和控制逻辑的设计方法。 8通道16位AD转换芯片AD7606使用Verilog实现并调试完成，现已可用。
     
  • AD5724在FPGA上的Verilog实现
    优质
    本项目专注于利用Verilog硬件描述语言，在FPGA平台上实现AD5724数字模拟转换器的设计与验证，旨在探索高精度数据转换技术的实际应用。 AD5724是一款具有四通道12位宽度的DA芯片。本资源包括了该芯片的手册以及使用FPGA实现控制的代码，并且这些代码是用Verilog语言编写的。
     
  • Xilinx Virtex-7 VC707 用户手册
    优质
    本手册为Xilinx Virtex-7系列VC707开发板提供详尽指导，涵盖硬件概述、配置方法及应用实例，适用于FPGA设计与验证工程师。 此文档是Xilinx Virtex-7 VC707的官方用户手册，内容详尽丰富，不过该版本为英文版。