
RISC-V正式验证框架的正式版本。
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
目前,RISC-V正式验证框架的开发工作正处于推进阶段。 鉴于项目不断发展完善,此处所阐述的界面设计可能会随着进展而进行调整。 riscv-formal是一个专门用于对RISC-V处理器进行形式验证的框架。 该框架包含一系列关键组成部分:首先,它提供RISC-V指令集架构(ISA)与处理器无关的形式描述,并定义了支持每个处理器的正式测试平台规范,这些规范必须被处理器内核实现才能与riscv-formal无缝集成。 此外,还包括一些辅助证明工具和脚本,例如用于验证riscv-isa-sim ISA规范正确性的脚本。 欲了解与PicoRV32处理器内核的绑定信息,请参考相关文档。 通常情况下,处理器内核会将RVFI(RISC-V Formal Interface)实施为一种可选功能,仅在验证过程中启用。 为了证明带有和不带有RVFI的处理器版本的功能等效性,可以采用顺序等效检查方法。 当前的研究重点集中在构建RISC-V RV32I和RV64I ISA的所有指令的正式模型上,并利用RISC-V“ Spike” ISA模拟器对这些模型进行严格的正式验证。 有关更多信息, 请访问 riscv-for.
全部评论 (0)
还没有任何评论哟~


